波形合成系统及芯片技术方案

本公开涉及一种波形合成系统及芯片，在波形合成过程无需对波形的整个幅度值进行存储，大大减小了波表的占用空间。该波形合成系统包括：依次通信连接的差分控制模块，累加器，数模转换器以及滤波器；所述差分控制模块，用于根据接收的多个时钟输出对应的斜率值；所述累加器，用于针对各斜率值，分别构建分段直线，依次累加各所述分段直线，输出对应所述波表的初始波形；所述数模转换器，用于对所述初始波形进行数模转换，输出对应所述波表的零阶保持波形；所述滤波器，用于对所述零阶保持波形进行滤波，输出所述波表延展后的目标波形。输出所述波表延展后的目标波形。输出所述波表延展后的目标波形。

【技术实现步骤摘要】
波形合成系统及芯片


[0001]本公开涉及频率合成
，具体地，涉及一种波形合成系统及芯片。

技术介绍

[0002]DDFS（Direct Digital Frequency Synthesizer，直接数字频率合成）在连续波形的处理过程中，其累加器产生不断累加的相位，波形查找表将相位转变成数字化的波形幅值，数模转换器（DAC）因需要对连续波形的整个幅度值进行存储，波表中存在冗余信息，使得存储单元较大，且存储效率低。

技术实现思路

[0003]本公开的目的是提供一种波形合成系统及芯片，在波形合成过程无需对波形的整个幅度值进行存储，大大减小了波表的占用空间。
[0004]为了实现上述目的，第一方面，本公开提供一种波形合成系统，所述波形合成系统包括：依次通信连接的差分控制模块，累加器，数模转换器以及滤波器；所述差分控制模块，用于根据接收多个时钟输出对应的斜率值，各所述时钟根据波表得到；所述累加器，用于针对各斜率值，分别构建分段直线，依次累加各所述分段直线，输出对应所述波表的初始波形；所述数模转换器，用于对所述初始波形进行数模转换，输出对应所述波表的零阶保持波形；所述滤波器，用于对所述零阶保持波形进行滤波，输出所述波表延展后的目标波形。
[0005]可选地，所述累加器用于根据所述斜率值采用分段线性插值得到所述分段直线。
[0006]可选地，所述差分控制模块包括依次通信连接的差分波表地址控制器和差分波表，所述差分波表与所述累加器通信连接；所述差分波表地址控制器，用于根据接收的时钟累加或累减进行计数；所述差分波表，用于根据所述差分波表地址控制器的累加或累减输出对应的斜率值。
[0007]可选地，所述差分波表还用于采用差分方式存储对应所述波表的多个斜率值。
[0008]可选地，所述差分波表中每个波表的深度和宽度均为二的整次幂。
[0009]可选地，所述波表包括压缩倍数，所述波形合成系统还包括分频模块，所述分频模块与所述差分控制模块通信连接；所述分频模块，用于获取所述波表对应的时钟，并根据所述压缩倍数对各所述时钟进行分频，将分频后的多个时钟发送给所述差分波表地址控制器。
[0010]可选地，所述波表包括所述目标波形的周期值，所述分频模块用于根据所述周期值确定所述波表对应的多个时钟，其中一个周期对应四个时钟。
[0011]可选地，所述波形合成系统还包括提取模块，所述提取模块用于根据所述数模转换器的宽度值截取所述初始波形的高位，并将截取后的初始波形发送给所述数模转换器。
[0012]可选地，所述滤波器包括贝塞尔滤波器。
[0013]第二方面，本公开提供一种芯片，包括上述第一方面所述的波形合成系统。
[0014]通过上述技术方案，差分控制器根据波表输出波形多个斜率值，累加器根据斜率值对波表进行延展得到波表对应的初始波形，数模转换器对初始模型进行数模转换输出零阶保持波形，滤波器对零阶保持波形进行滤波输出目标波形。只需存储对应连续波形的多个斜率值，无需对连续波形的整个幅度值进行存储，大大减小了波表的占用空间。
[0015]本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0016]附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：图1是根据本公开示例性实施例示出的一种波形合成系统的结构示意图；图2是根据本公开示例性实施例示出的一种波形合成系统的合成示意图；图3是根据本公开示例性实施例示出的一种波形合成系统的另一结构示意图；图4是根据本公开示例性实施例示出的一种波形合成系统的1/16的仿真波表对比；图5是根据本公开示例性实施例示出的一种波形合成系统的1/16的仿真合成频谱；图6是根据本公开示例性实施例示出的一种波形合成系统的1/32的仿真波表对比；图7是根据本公开示例性实施例示出的一种波形合成系统的1/32的仿真合成频谱。
[0017]附图标记说明10差分控制模块；20累加器；30数模转换器；40滤波器；50分频模块；101差分波表地址控制器；102差分波表。
具体实施方式
[0018]以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
[0019]需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行的。
[0020]正如
技术介绍
所言，DDFS在连续波形的处理过程中累加器产生不断累加的相位，波形查找表将相位转变成数字化的波形幅度，DAC将数字幅度编程模拟量，最后低通滤波器将杂散频谱过滤，输出合成波形，DDFS的输出频率由下式（调谐公式）得到：，
其中，F
r
表示频率控制字，j表示相位累加器的宽度，f
clk
表示时钟的频率，f
out
表示合成频率。
[0021]而累加器的输出周期p
o
由下式得到：，其中，gcd（2
j
，F
r
）表示求2
j
和F
r
的最大公约数。
[0022]可见，累加器的周期随频率控制字的变化而发生改变。且波表中的每个单元都是波形的整个幅度值，对于大多数的连续波形，在一定的采样频率下，波表中某个单元的数据和前后单元的数据相比，一定存在冗余信息，从而导致波表的存储效率低下。
[0023]有鉴于此，本公开提供一种波形合成系统及芯片，无需对波形的整个幅度值进行存储，大大减小了波表的占用空间，可在相同资源下存储更多的波表内容以及实现多通道的波形合成。
[0024]图1是根据本公开示例性实施例示出的一种波形合成系统的结构示意图，参见图1，该波形合成系统包括：依次通信连接的差分控制模块10，累加器20，数模转换器30以及滤波器40；差分控制模块10，用于根据接收的多个时钟输出对应的斜率值，各所述时钟根据波表得到。
[0025]其中，W1表示波表的数据宽度；fcw表示波表输出的频率控制字；w0表示波表对应的波形的数据宽度；w0
‑
d表示压缩后的波形的宽度，相当于对应波表的斜率值的宽度。
[0026]累加器20，用于针对各斜率值，分别构建分段直线，依次累加各分段直线，输出对应波表的初始波形。
[0027]具体的，累加器20构建分段直线：，其中，y0~y
i
表示分段直线，k0~k
i
‑1表示依次对应y1~y
i
的斜率值，x0~x
i
表示依次对应y1~y
i
的线性插值。
[0028]依次累加各分段直线：，将多段线合并：
，对取极限，得到初始波形：取极限，得到初始波形：举例说明，参照图2，以正弦波的1/4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种波形合成系统，其特征在于，所述波形合成系统包括：依次通信连接的差分控制模块，累加器，数模转换器以及滤波器；所述差分控制模块，用于根据接收的多个时钟输出对应的斜率值，各所述时钟根据波表得到；所述累加器，用于针对各斜率值，分别构建分段直线，依次累加各所述分段直线，输出对应所述波表的初始波形；所述数模转换器，用于对所述初始波形进行数模转换，输出对应所述波表的零阶保持波形；所述滤波器，用于对所述零阶保持波形进行滤波，输出所述波表延展后的目标波形。2.根据权利要求1所述的波形合成系统，其特征在于，所述累加器用于根据所述斜率值采用分段线性插值得到所述分段直线。3.根据权利要求1所述的波形合成系统，其特征在于，所述差分控制模块包括依次通信连接的差分波表地址控制器和差分波表，所述差分波表与所述累加器通信连接；所述差分波表地址控制器，用于根据接收的时钟累加或累减进行计数；所述差分波表，用于根据所述差分波表地址控制器的累加或累减输出对应的斜率值。4.根据权利要求3所述的波形合成系统，其特征在于，所述差分波表还用于采用差分方式存储对应所述波...

【专利技术属性】
技术研发人员：代向明，彭吉生，王本川，高旺，宋强国，黄强，
申请(专利权)人：北京思凌科半导体技术有限公司，
类型：发明
国别省市：