读出电路架构制造技术

技术编号:36899043 阅读:24 留言:0更新日期:2023-03-18 09:19
本申请实施例涉及半导体版图设计领域,特别涉及一种读出电路架构,包括:第一NMOS版图,包括第一N型有源层以及设置在第一N型有源层上分立排布的第一栅极层;第二NMOS版图,包括第二N型有源层以及设置在第二N型有源层上分立排布的第二栅极层;第一PMOS版图,包括第一P型有源层以及设置在第一P型有源层上分立排布的第三栅极层;第二PMOS版图,包括第二P型有源层以及设置在第二P型有源层上分立排布的第四栅极层;第一处理结构版图,第一有源层以及第一隔离栅极;第二处理结构版图,第二有源层以及第二隔离栅极,本申请实施例在不多引入偏移消除MOS管的前提下,以消除读出电路中的偏移噪声,有利于DRAM集成度的提高。有利于DRAM集成度的提高。有利于DRAM集成度的提高。

【技术实现步骤摘要】
读出电路架构


[0001]本申请涉及半导体电路版图领域,特别涉及一种读出电路架构。

技术介绍

[0002]动态随机存取存储存储器(Dynamic Random Access Memory,DRAM)通过单元电容中的电荷来写入数据;单元电容连接至位线和互补位线,在DRAM中,当执行读取操作或刷新操作时,读出放大器读出并放大位线和互补位线之间的电压差。
[0003]构成读出放大器的半导体器件可能由于工艺变化、温度等因素的影响从而具有不同的器件特性(例如,阈值电压)。不同的器件特性会导致读出放大器中的产生偏移噪声,而偏移噪声会降低读出放大器的有效读出裕度,并且会降低DRAM的性能。
[0004]申请人发现,目前对DRAM的偏移噪声的消除过程中,需专门设计用于偏移消除的MOS管,从而增大感测放大电路所需的版图面积,不利于DRAM集成度的提高。
[0005]因此,如何在不多引入偏移消除MOS管的前提下,以消除读出电路中的偏移噪声,是当下亟待解决的问题。

技术实现思路

[0006]本申请实施例提供一种读出电路架构,在不多引入偏移消除MOS管的前提下,以消除读出电路中的偏移噪声,有利于DRAM集成度的提高。
[0007]本申请实施例提供了一种读出电路架构,包括:第一NMOS版图,包括在第一方向上分立排布的第一N型有源层,以及设置在第一N型有源层上分立排布的第一栅极层;第二NMOS版图,包括在第一方向上分立排布的第二N型有源层,以及设置在第二N型有源层上分立排布的第二栅极层;第一PMOS版图,包括在第一方向上分立排布的第一P型有源层,以及设置在第一P型有源层上分立排布的第三栅极层;第二PMOS版图,包括在第一方向上分立排布的第二P型有源层,以及设置在第二P型有源层上分立排布的第四栅极层;第一处理结构版图,包括在第一方向上分立排布且在第二方向上延伸的第一有源层,以及设置在第一有源层上,且在第二方向上延伸的第一隔离栅极;第二处理结构版图,包括在第一方向上分立排布且在第二方向上延伸的第二有源层,以及设置在第一有源层上,且在第二方向上延伸的第二隔离栅极;第一方向和第二方向相交。
[0008]在偏移消除过程中,第一PMOS管的栅极连接互补读出位线,漏极连接读出位线,第一PMOS管导通后第一信号端与读出位线电连接,且第一信号端用于接收对应逻辑“1”的高电平,即第一信号端接收芯片内部电源电压;此时导通后的第一PMOS管基于互补读出位线的电平和阈值电压影响读出位线的电平;第二PMOS管的栅极连接读出位线,漏极连接互补读出位线,第二PMOS管导通后第一信号端与读出位线电连接,且第一信号端用于接收对应逻辑“1”的高电平,即第一信号端芯片内部电源电压;此时导通后的第二PMOS管基于读出位线的电平和阈值电压影响互补读出位线的电平,第一PMOS管和第二PMOS管的阈值电压差异会导致读出位线和互补读出位线的电平差异,即通过读出位线和互补读出位线的电平,反
应出第一PMOS管和第二PMOS管的偏移噪声。第一NMOS管的栅极连接至互补读出位线,漏极连接位线;第二NMOS管的栅极连接至读出位线,漏极互补位线;由于第一隔离MOS管<11>和第二隔离MOS管<12>的连接方式,在偏移消除进行时,第一隔离MOS管<11>和第二隔离MOS管<12>不导通,且第二信号端也用于接收对应逻辑“1”的高电平,即第一信号端接收芯片内部电源电压;使得第一NMOS管和第二NMOS管的导通差异并不影响读出位线和互补读出位线,而是直接调整位线电压和互补位线电压。另外,由于读出位线和互补读出位线的电平已反应出第一PMOS管和第二PMOS管的偏移噪声,且第一NMOS管的导通程度基于互补读出位线的电平和第一NMOS管的阈值电压确定,第二NMOS管的导通程度基于读出位线的电平和第二NMOS管的阈值电压确定;此时,第一NMOS管和第二NMOS管分别基于互补读出位线和读出位线导通后,使调整后的位线电压和互补位线反应出第一PMOS管和第二PMOS管的偏移噪声,并同时反应出第一NMOS管和第二NMOS管的偏移噪声,即完成读出电路的偏移消除操作。因此,本申请实施例提供的读出电路的版图可以避免布局偏移消除MOS管,从而减小了读出电路的版图面积。
附图说明
[0009]图1为本申请实施例提供的读出电路的电路结构示意图;
[0010]图2~图15为本申请实施例提供的读出电路的版图结构示意图。
具体实施方式
[0011]构成读出放大器的半导体器件可能由于工艺变化、温度等因素的影响从而具有不同的器件特性(例如,阈值电压)。不同的器件特性会导致读出放大器中的产生偏移噪声,而偏移噪声会降低读出放大器的有效读出裕度,并且会降低DRAM的性能。
[0012]目前对DRAM的偏移噪声的消除过程中,需专门设计用于偏移消除的MOS管,从而增大感测放大电路所需的版图面积,不利于DRAM集成度的提高。
[0013]本申请实施例提供了一种读出电路架构,包括:第一NMOS版图,包括在第一方向上分立排布的第一N型有源层,以及设置在第一N型有源层上分立排布的第一栅极层;第二NMOS版图,包括在第一方向上分立排布的第二N型有源层,以及设置在第二N型有源层上分立排布的第二栅极层;第一PMOS版图,包括在第一方向上分立排布的第一P型有源层,以及设置在第一P型有源层上分立排布的第三栅极层;第二PMOS版图,包括在第一方向上分立排布的第二P型有源层,以及设置在第二P型有源层上分立排布的第四栅极层;第一处理结构版图,包括在第一方向上分立排布且在第二方向上延伸的第一有源层,以及设置在第一有源层上,且在第二方向上延伸的第一隔离栅极;第二处理结构版图,包括在第一方向上分立排布且在第二方向上延伸的第二有源层,以及设置在第一有源层上,且在第二方向上延伸的第二隔离栅极;第一方向和第二方向相交。
[0014]本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
[0015]图1为本实施例提供的读出电路的电路结构示意图,图2~图15为本实施例提供的读出电路的版图结构示意图,以下结合附图对本申请各实施例提供的读出电路架构作进一
步详细说明,具体如下:
[0016]需要说明的是,在本实施例中,以第一方向与第二方向垂直进行举例说明,第一方向为横向(存储阵列间隙的延伸方向),第二方向为纵向(存储阵列间隙的宽度方向);由于垂直是相交的一种特殊情况,在其他实施例中,本领域技术人员可以根据任意角度设置第一方向和第二方向的相交的方式,本实施例依然适用。
[0017]参考图1和图2,读出电路架构,包括:
[0018]第一NMOS版图,包括在第一方向上分立排布的第一N型有源层101,以及设置在第一N型有源本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种读出电路架构,其特征在于,包括:第一NMOS版图,包括在第一方向上分立排布的第一N型有源层,以及设置在所述第一N型有源层上分立排布的第一栅极层;第二NMOS版图,包括在第一方向上分立排布的第二N型有源层,以及设置在所述第二N型有源层上分立排布的第二栅极层;第一PMOS版图,包括在第一方向上分立排布的第一P型有源层,以及设置在所述第一P型有源层上分立排布的第三栅极层;第二PMOS版图,包括在第一方向上分立排布的第二P型有源层,以及设置在所述第二P型有源层上分立排布的第四栅极层;第一处理结构版图,包括在第一方向上分立排布且在第二方向上延伸的第一有源层,以及设置在第一有源层上,且在第二方向上延伸的第一隔离栅极;第二处理结构版图,包括在第一方向上分立排布且在第二方向上延伸的第二有源层,以及设置在第一有源层上,且在第二方向上延伸的第二隔离栅极;所述第一方向和所述第二方向相交,所述第一信号端用于接收第一电平信号、第二信号端用于接收所述第一电平信号和第二电平信号,所述第一电平信号大于所述第二电平信号。2.根据权利要求1所述的读出电路架构,其特征在于,包括:所述第一处理结构版图还包括:第一预充栅极,设置在所述第一有源层上,在第一方向上延伸,且所述第一预充栅极和所述第一隔离栅极在第二方向上依次排布;所述第二处理结构版图还包括:第二预充栅极和第三预充栅极,设置在所述第二有源层上,在第一方向上延伸,且所述第二预充栅极、所述第二隔离栅极和所述第三预充栅极在第二方向上依次排布。3.根据权利要求2所述的读出电路架构,其特征在于,所述第一处理结构版图还包括:均衡栅极,设置在所述第一有源层上,在第一方向上延伸,且所述第一预充栅极、所述第一隔离栅极和所述均衡栅极在第二方向上依次排布。4.根据权利要求1所述的读出电路架构,其特征在于,包括:所述第一处理结构版图还包括:第一预充栅极和第三预充栅极,设置在所述第一有源层上,在第一方向上延伸,且所述第一预充栅极、所述第一隔离栅极和所述第三预充栅极在第二方向上依次排布;所述第二处理结构版图还包括:第二预充栅极,设置在所述第二有源层上,在第一方向上延伸,且所述第二预充栅极和所述第二隔离栅极在第二方向上依次排布。5.根据权利要求4所述的读...

【专利技术属性】
技术研发人员:杨桂芬池性洙
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1