图像传感器及其形成方法技术

本发明专利技术公开了一种图像传感器及其形成方法，该方法包括：提供半导体衬底，半导体衬底具有正面和背面；自半导体衬底正面对半导体衬底进行离子注入，分别形成第一离子掺杂区、第二离子掺杂区和第三离子掺杂区共同形成图像传感器的感光单元；所述第二离子掺杂区位于所述第一离子掺杂区下方；所述第三离子掺杂区至少部分包围所述第一离子掺杂区。本发明专利技术的技术方案通过磷和砷共同对半导体衬底进行N型离子注入，可以减少磷扩散到底部导致底部面上钉扎不足引起的WP增加；既保证了FWC不会降低，又避免侧面隔离区钉扎不足引起WP增加；同时没有完全用砷去替代磷，热预算较少，注入的离子容易激活，注入过程的损伤容易修复。注入过程的损伤容易修复。注入过程的损伤容易修复。

【技术实现步骤摘要】
图像传感器及其形成方法


[0001]本专利技术属于半导体制造领域，尤其涉及一种图像传感器及其形成方法。

技术介绍

[0002]CMOS图像传感器（Complementary Metal Oxide Semiconductor image sensor, CIS）是将光学图像转化为电信号的半导体器件。CIS包括用于感光的光电二极管（photodiode, PD）和用于将所感测的光处理为电信号的逻辑电路。
[0003]随着CIS的像素单元越来越小，满阱容量（full well capacity, FWC）也越来越小。针对小像素FWC不足以及动态范围小的情况，一般会从衬底的深度方向上去提升，例如，通过增加硅衬底的深度。仅仅增加硅衬底的厚度，FWC 的提升并不是明显，通常还会增加一步N
‑
type的离子注入。
[0004]对于背照式CIS，一般会在衬底背面形成深沟槽（backside deep trench isolation, BDTI）进行隔离，以解决相邻像素间的光学/电学串扰（Crosstalk）。在刻蚀衬底形成BDTI结构过程中会带来不同程度的界面缺陷和损伤，后续会在BDTI表面沉积氧化铪（HfO2）等高介电常数材料钝化界面缺陷，并进行填充氧化铝（Al2O3）。而底部和侧面的隔离一般较弱，此时高介电常数材料的钝化作用很容易受到其他因素的影响。
[0005]如图1所示，通常小尺寸像素为了保证PD的FWC，对半导体衬底10采用两道N型离子注入掩膜版，形成离子掺杂区11和离子掺杂区12，其中，上半部分尺寸（critical dimension, CD）较大（主要贡献FWC 部分），考虑到拖尾（lag）和白点（white pixel,WP），下半部分CD 较小，并且采用的都是磷（Phosphorus）元素注入。此种方法缺点是磷容易扩散到侧面导致P型隔离13不够，同时扩散到半导体衬底10底部导致BDTI 15表面的高介电常数材料14的钉扎不足引起WP 明显增加。

技术实现思路

[0006]基于现有技术中存在的问题，本专利技术提供了一种图像传感器的形成方法。该方法包括：提供半导体衬底，半导体衬底具有正面和背面；自半导体衬底正面对半导体衬底进行离子注入，分别形成第一离子掺杂区、第二离子掺杂区和第三离子掺杂区共同形成图像传感器的感光单元；所述第二离子掺杂区位于所述第一离子掺杂区下方；所述第三离子掺杂区至少部分包围所述第一离子掺杂区。
[0007]在一些实施例中，第一离子掺杂区为磷；第二离子掺杂区和第三离子掺杂区为砷；感光单元之间隔离的离子注入掺杂为硼或铟。
[0008]在一些实施例中，该方法还包括：自半导体衬底正面对感光单元之间进行离子注入，形成正面隔离区。
[0009]在一些实施例中，该方法还包括：在半导体衬底背面形成背面深沟槽隔离区；所述背面深沟槽隔离区底部被所述正面隔离区所包裹。
[0010]在一些实施例中，所述第二离子掺杂区先于所述第一离子掺杂区形成。
[0011]在一些实施例中，所述第二离子掺杂区先于所述第一离子掺杂区形成；在形成所述第二离子掺杂区之后，采用快速热处理进行离子激活。
[0012]在一些实施例中，所述第二离子掺杂区先于第一离子掺杂区形成；在形成所述第二离子掺杂区之后，采用快速热处理进行离子激活，然后采用高温退火进行离子注入损失修复。
[0013]在一些实施例中，快速热处理温度范围为750~1100℃，处理时间为10s
‑
1min。
[0014]在一些实施例中，高温退火温度范围为750~1100℃，处理时间为10min
‑
120min。
[0015]在一些实施例中，形成所述第二离子注入掺杂区以及快速热处理之后，再形成所述第一离子注入掺杂区和感光单元之间的正面隔离区。
[0016]在一些实施例中，所述第二离子掺杂区为砷，通过同一掩膜层多步离子注入完成。
[0017]在一些实施例中，所述第三离子掺杂区为砷，通过同一掩膜层多步离子注入完成。
[0018]在一些实施例中，形成所述第一次离子掺杂区和所述第二离子掺杂区共同使用同一掩膜层。
[0019]在一些实施例中，形成所述第三离子掺杂区使用的掩膜层暴露出所述第一离子掺杂区。
[0020]在一些实施例中，形成所述第三离子掺杂区使用的掩膜层将所述第一离子掺杂区部分遮挡或完全遮挡，暴露出环状的部分半导体衬底。
[0021]在一些实施例中，所述第三离子掺杂区的深度，根据半导体衬底的背面深沟槽隔离的深度进行调整。
[0022]在一些实施例中，所述第一离子掺杂区的深度超过半导体衬底的背面深沟槽隔离的底部。
[0023]在一些实施例中，所述第三离子掺杂区和所述第二离子掺杂区将所述第一离子掺杂区完全包围。
[0024]本专利技术还提供了一种图像传感器，包括：半导体衬底，半导体衬底具有正面和背面；位于半导体衬底内的第一离子掺杂区、第二离子掺杂区和第三离子掺杂区共同形成图像传感器的感光单元；所述第二离子掺杂区位于所述第一离子掺杂区下方；所述第三离子掺杂区至少部分包围所述第一离子掺杂区。
[0025]本专利技术还提供了一种图像传感器，通过上述方法形成。
[0026]与现有技术相比，本专利技术的技术方案具有以下有益效果：本专利技术的技术方案通过磷和砷共同对半导体衬底进行N型离子注入，具体为先用第一层掩膜层进行磷的离子注入, 自半导体衬底正面从上到下进行多步磷的离子注入，最后靠近半导体衬底底部区域掺杂砷，可以减少磷扩散到底部导致底部面上钉扎不足引起的WP增加；然后用第二层掩膜层注入砷，使注入的砷至少部分包围磷，从而可以有效利用砷扩散系数小来避免与侧面隔离区中的P型离子补偿掉，这样既保证了FWC不会降低，又避免侧面隔离区钉扎不足引起WP增加；同时没有完全用砷去替代磷，热预算较少，注入的离子容易激活，注入过程的损伤容易修复。
[0027]本专利技术的技术方案优点明显，既不需要增加任何新的掩膜层，也不会增加成本，即可得到较大的 FWC、WP 较小的高性能小尺寸高像素的图像传感器。
附图说明
[0028]本专利技术附图构成本说明书的一部分、用于进一步理解本专利技术，附图示出了本专利技术的实施例，并与说明书一起用来说明本专利技术的原理。
[0029]图1为现有技术的一种图像传感器的结构的截面示意图：图2为本专利技术实施例的一种图像传感器的形成方法的流程图；图3为本专利技术实施例的一种图像传感器的结构的截面示意图；图4为本专利技术实施例的另一种图像传感器的结构的截面示意图。
具体实施方式
[0030]以下详细说明都是例示性的，旨在对本专利技术提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本专利技术所属
的普通技术人员通常理解的相同含义。
[0031]需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器的形成方法，其特征在于，包括：提供半导体衬底，半导体衬底具有正面和背面；自半导体衬底正面对半导体衬底进行离子注入，分别形成第一离子掺杂区、第二离子掺杂区和第三离子掺杂区共同形成图像传感器的感光单元；所述第二离子掺杂区位于所述第一离子掺杂区下方；所述第三离子掺杂区至少部分包围所述第一离子掺杂区。2.如权利要求1所述的图像传感器的形成方法，其特征在于，第一离子掺杂区为磷；第二离子掺杂区和第三离子掺杂区为砷；感光单元之间隔离的离子注入掺杂为硼或铟。3.如权利要求2所述的图像传感器的形成方法，其特征在于，还包括：自半导体衬底正面对感光单元之间进行离子注入，形成正面隔离区。4.如权利要求3所述的图像传感器的形成方法，其特征在于，还包括：在半导体衬底背面形成背面深沟槽隔离区；所述背面深沟槽隔离区底部被所述正面隔离区所包裹。5.如权利要求2所述的方法，其特征在于，所述第二离子掺杂区先于所述第一离子掺杂区形成。6.如权利要求2所述的方法，其特征在于，所述第二离子掺杂区先于所述第一离子掺杂区形成；在形成所述第二离子掺杂区之后，采用快速热处理进行离子激活。7.如权利要求2所述的方法，其特征在于，所述第二离子掺杂区先于所述第一离子掺杂区形成；在形成所述第二离子掺杂区之后，采用快速热处理进行离子激活，然后采用高温退火进行离子注入损失修复。8.如权利要求6或7所述的方法，快速热处理温度范围为750~1100℃，处理时间为10s
‑
1min。9.如权利要求7所述的方法，高温退火温度范围为750~1100℃，处理时间为10min
‑
120mi...

【专利技术属性】
技术研发人员：陈林，付文，许乐，郑展，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：