本发明专利技术公开一种基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置。包括程控放大模块，AD采集模块，FPGA傅里叶检测模块，STM32控制模块和OLED显示模块；所述程控放大模块对携带有强噪声的周期信号进行振幅放大，所述AD采集模块对放大后的信号进行数字化，所述FPGA傅里叶级数检测模块对采集后的数字信号进行强噪声的滤除和傅里叶级数的检测，所述STM32控制程控放大倍数，AD采集速率，OLED显示以及与FPGA通信，所述OLED对信号的傅里叶级数进行数据显示。本发明专利技术具有可以精确检测傅里叶级数和实时显示傅里叶级数等优点，可以检测极低信噪比下的微弱周期信号的频谱，本发明专利技术可以应用在傅里叶变换红外光谱检测和傅里叶变换太赫兹光谱检测等光电信号检测领域。太赫兹光谱检测等光电信号检测领域。太赫兹光谱检测等光电信号检测领域。
【技术实现步骤摘要】
基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置
[0001]本专利技术属于数字信号处理的
，具体为一种基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置。
技术介绍
[0002]微弱信号在自然界中无处不在，如何从混有强噪声的周期信号中检测某个谐波分量，这是工程应用和科学研究中不可避免的问题。例如，在光电领域，研究物质对远红外信号或者太赫兹信号的吸收光谱；在信号系统领域，探测地震波的特征和传递规律；在生物医学领域，监听胎儿的呼吸与心跳；这些都需要从强大的噪声中检测微弱的信号，信号完全被湮没在噪声中。
[0003]现有的技术中检测微弱周期信号的某个谐波分量主要仪器有锁相放大器，锁相放大器利用与被测信号同频或者倍频的单频信号作为基准，对被测信号进行调制，滤除和频信号与背景噪声，得到被测信号谐波的幅值和相位，锁相放大器能大幅度抑制背景噪声，检测信噪比极低的微弱信号。锁相放大器主要有模拟锁相放大器和数字锁相放大器两类，模拟锁相放大器检测速度快，但是容易受外界环境的影响而发生漂移，检测精度低，体积大；数字锁相放大器稳定，抗干扰能力强，检测精度高，但是技术复杂，成本高，体积大。
[0004]因此，迫切需要一个抗干扰强，检测精度高，体积小，成本低的微弱周期信号的傅里叶级数检测装置。
技术实现思路
[0005]为了解决现有技术中的上述技术缺陷，本专利技术提出了一种基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置。
[0006]实现本专利技术目的的技术方案为：一种基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置，包括程控放大模块、AD采集模块、FPGA傅里叶级数检测模块、STM32控制模块和OLED显示模块；所述程控放大模块、AD采集模块和FPGA傅里叶级数检测模块依次连接，同时STM32模块连接程控放大模块、AD采集模块、FPGA傅里叶级数检测模块与OLED显示模块；所述程控放大模块用于对待测信号进行幅值放大；所述AD采集模块用于对放大的待测信号进行数字采集；所述FPGA傅里叶检测模块用于对待测数字信号进行强噪声的滤除和傅里叶级数的检测；所述STM32控制模块用于控制程控放大模块的增益、AD采集模块的速率、OLED的显示以及与FPGA傅里叶级数检测模块通信；所述OLED显示模块用于实时显示周期信号的傅里叶级数。
[0007]优选地，所述程控放大电路包括两级放大电路，第一级放大电路为可调增益放大放大电路通过STM32控制模块选择放大倍数，第二级放大电路为固定增益放大。
[0008]优选地，所述FPGA傅里叶级数检测模块包括直接数字频率合成DDS、乘法器、低通滤波器、频率控制器、RAM与通信模块；所述直接数字频率合成DDS、乘法器、低通滤波器依次
连接，所述直接数字频率合成DDS用于产生频率可控制的正弦与余弦信号，待测信号与DDS产生的正弦与余弦信号一起通过乘法器相乘得到锁频信号，低通滤波器对锁频信号进行噪声滤除，得到直流信号；所述频率控制器与直接数字频率合成DDS和通信模块连接，频率控制器用于控制直接数字频率合成DDS产生的频率；所述RAM与低通滤波器和通信模块连接，RAM储存直流信号的傅里叶级数，由通信模块控制输出；所述通信模块与STM32控制模块通信，用于将接收的频率控制字送往频率控制器，将RAM的数据发送到STM32控制模块。
[0009]优选地，直接数字频率合成器DDS采用ROM读取的结构，在ROM中存储正弦与余弦的四分之一周期的数据。
[0010]优选地，所述低通滤波器包括依次连接的梳妆滤波器、半带滤波器与整形滤波器。
[0011]优选地，所述梳妆滤波器的个数为2个，所述半带滤波器的个数为5个，所述整形滤波器为1个。
[0012]优选地，所述通信模块采用异步通信，将直流信号的正弦傅里叶级数与余弦傅里叶级数合并成一路信号发送给STM32控制模块。
[0013]优选地，STM32控制模块将FPGA傅里叶级数检测模块发来的一路检测结果分解为两路信号：正弦傅里叶级数与余弦傅里叶级数，分别显示到OLED显示屏上。
[0014]本专利技术与现有技术相比，其显著优点为：本专利技术的检测频率精度为0.01Hz，检测动态范围为96dB，待测信号采样率为50MHz；本专利技术的低通滤波器的通带带宽为0.3Hz，阻带截止频率1Hz，阻带衰减为
‑
110dB，可以抑制待测信号的105倍的噪声，在104倍噪声情况下，检测结果的相对误差不超过3％；本专利技术可以实时在OLED上以数据的形式显示待测信号的正弦傅里叶级数和余弦傅里叶级数；本专利技术集中在单FPGA芯片内，体积小，成本低，抗干扰强，可扩展性强。
[0015]本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
[0016]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0017]图1是本专利技术的系统结构图。
[0018]图2是本专利技术的FPGA傅里叶级数检测结构图。
[0019]图3是本专利技术的低通滤波器电路结构图。
[0020]图4是本专利技术的整形滤波器幅度特性图。
具体实施方式
[0021]容易理解，依据本专利技术的技术方案，在不变更本专利技术的实质精神的情况下，本领域的一般技术人员可以想象出本专利技术的多种实施方式。因此，以下具体实施方式和附图仅是对本专利技术的技术方案的示例性说明，而不应当视为本专利技术的全部或者视为对本专利技术技术方案的限制或限定。相反，提供这些实施例的目的是为了使本领域的技术人员更透彻地理解本专利技术。下面结合附图来具体描述本专利技术的优选实施例，其中，附图构成本申请一部分，并
与本专利技术的实施例一起用于阐释本专利技术的创新构思。
[0022]如图1所示，一种基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置，包括程控放大模块，AD采集模块，以及FPGA傅里叶级数检测模块，STM32控制模块以及OLED显示模块；所述程控放大模块、AD采集模块与FPGA傅里叶级数检测模块依次连接，STM32控制模块分别连接程控放大模块，AD采集模块，FPGA傅里叶级数检测模块以及OLED显示模块。
[0023]本专利技术的工作过程为：待测信号首先经过程控放大电路进行初步放大，其放大的增益受STM32控制，放大后的信号进入AD采集模块，AD采集的速率受STM32控制为50MHz，采集后的数字信号进入FPGA傅里叶级数检测模块进行强噪声的滤除和傅里叶级数的检测，检测的结果发送到STM32里面，经过STM32控制由OLED以数据形式进行显示。
[0024]具体地，程控放大模块由两级放大级联而成，第一级放大电路为增益可调差分放大电路，其增益可调，第二级放大电路为增益固定放大电路，增益为40dB，两级放大本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置，其特征在于，包括程控放大模块、AD采集模块、FPGA傅里叶级数检测模块、STM32控制模块和OLED显示模块；所述程控放大模块、AD采集模块和FPGA傅里叶级数检测模块依次连接，同时STM32模块连接程控放大模块、AD采集模块、FPGA傅里叶级数检测模块与OLED显示模块；所述程控放大模块用于对待测信号进行幅值放大；所述AD采集模块用于对放大的待测信号进行数字采集；所述FPGA傅里叶检测模块用于对待测数字信号进行强噪声的滤除和傅里叶级数的检测；所述STM32控制模块用于控制程控放大模块的增益、AD采集模块的速率、OLED的显示以及与FPGA傅里叶级数检测模块通信；所述OLED显示模块用于实时显示周期信号的傅里叶级数。2.根据权利要求1所述的基于FPGA的强噪声背景下微弱周期信号的傅里叶级数检测装置，其特征在于，所述程控放大电路包括两级放大电路，第一级放大电路为可调增益放大，放大电路通过STM32控制模块选择放大倍数，第二级放大电路为固定增益放大。3.根据权利要求1所述的基于FPGA的强噪声背景下微弱周期信号的傅里叶级数的检测装置，其特征在于，所述FPGA傅里叶级数检测模块包括直接数字频率合成DDS、乘法器、低通滤波器、频率控制器、RAM与通信模块；所述直接数字频率合成DDS、乘法器、低通滤波器依次连接，所述直接数字频率合成DDS用于产生频率可控制的正弦与余弦信号，待测信号与DDS产生的正弦与余弦信号一起通过乘法器相乘得到锁频信号，低通滤波器对锁...
【专利技术属性】
技术研发人员：彭树生，武国锋，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。