一种用于LTE通信的专用时序处理器及LTE通信方法技术

本申请涉及一种用于LTE通信的专用时序处理器及LTE通信方法。专用时序处理器(TPU)包括6个核和共用数据存储器，且基于特定指令集。6个核依次用于自动增益、自动功率、当前帧的发送和接收、下一帧的发送和接收的控制，优先级依次降低。特定指令集含通用输出、触发输出、更新操作、SPI操作和寄存器操作的指令，前四种的操作参数含间隔时间。各核设有内部定时器。TPU启动时，各核的处理单元向指令仲裁器发送对指令存储器的访问请求信号，根据当前的PC指针从中取出要执行的指令，利用内部定时器确定间隔时间期满时才执行，且能将指令执行结果写入数据存储器或从中取出执行指令需要的数据。能够对上下行基带数据的收发传输过程实现精确高效的时序控制。效的时序控制。效的时序控制。

【技术实现步骤摘要】
一种用于LTE通信的专用时序处理器及LTE通信方法


[0001]本申请涉及无线通信方法和处理器，更具体地涉及用于LTE(长期演进)通信的处理器及LET通信方法。

技术介绍

[0002]随着技术的发展，诸如LTE技术的第四代移动通信技术得到广泛的应用。LTE技术是电信中用于手机及数据终端的高速无线通讯标准，为高速下行分组接入(HSDPA)过渡到4G的版本，俗称为3.9G。该标准基于旧有的GSM/EDGE和UMTS/HSPA网络技术，并使用调制技术提升网络容量及速度。LTE的标准由3GPP(第三代合作伙伴计划)于2008年第四季度于Release 8版本中首次提出，并在Release 9版本中进行少许改良。
[0003]LTE技术主要通过数字基带来负责数据处理，而射频前端负责数据收发，来实现数据的无线网络传输。但是，LTE技术包括后续的4G的更先进的移动通信技术提出了更加严格的空口协议规范。目前业内一般通过采用协议栈软件对数据收发过程进行控制，这种采用通用处理器并配置运行软件的软控制方法，存在硬件开销大、效率低、收发空口时序控制的精确度不足的问题，难以满足依赖于LTE技术及更先进移动通信技术的现代移动通信场景的应用要求。

技术实现思路

[0004]提供了本申请以解决现有技术存在的问题。
[0005]需要一种用于LTE通信的时序控制装置，其能够相较通用处理器显著减少硬件开销和功耗，实现对上下行基带数据的传输过程的更精确的时序控制，其精度能够满足LTE技术包括后续的4G的更先进的移动通信技术对时序控制的更高要求。
[0006]根据本申请的第一方案，提供了一种用于LTE通信的专用时序处理器。所述专用时序处理器包括6个核且基于特定指令集。所述6个核依次分别用于自动增益控制、自动功率控制、当前帧发送控制、当前帧接收控制、下一帧发送控制和下一帧接收控制且优先级依次降低。所述特定指令集至少包括通用输出指令、触发输出指令、更新操作指令、SPI操作指令和寄存器操作指令，其中，通用输出指令、触发输出指令、更新操作指令和SPI操作指令的操作参数均包含用于执行指令的间隔时间。每个核包括独立的处理单元、指令仲裁器和指令存储器，每个核中，所述指令存储器用于存储指令，所述处理单元用于向指令仲裁器发送对指令存储器的访问请求信号并接收访问权限信息，根据当前的PC(程序计数器)指针从所述指令存储器中取出要执行的指令。各个处理单元设有内部定时器，且进一步配置为：在所述专用时序处理器启用的状态下，根据所述内部定时器的计时确定要执行的指令的间隔时间期满时，使得能够执行该指令。
[0007]根据本申请的第二方案，提供了一种LTE通信方法，该方法利用根据上述的专用时序处理器来控制上下行数据在基带到射频前端的整个收发过程的收发时序。具体说来，可以利用该专用时序处理器来控制包括GPIO和SPI在内的外设接口的操作时序。
[0008]通过根据本申请各个实施例的用于LTE通信的专用时序处理器及LTE通信方法，其能够利用基于特定指令集的专用时序处理器来控制基带
‑
射频接口、GPIO和SPI等外设，完成对诸如但不限于LTE通信的更先进的无线通信技术(例如第四代以上)的上下行基带数据的整个收发传输过程的精确且高效的时序控制，能够对每项操作进行精确且高效的时间控制，减少了硬件开销和功耗，同时也实现了对数据收发的精确时间控制，其精度可达到时钟周期水平。
附图说明
[0009]在不一定按比例绘制的附图中，相同的附图标记可以在不同的视图中描述相似的部件。具有字母后缀或不同字母后缀的相同附图标记可以表示相似部件的不同实例。附图大体上通过举例而不是限制的方式示出各种实施例，并且与说明书以及权利要求书一起用于对所公开的实施例进行说明。在适当的时候，在所有附图中使用相同的附图标记指代同一或相似的部分。这样的实施例是例证性的，而并非旨在作为本装置或方法的穷尽或排他实施例。
[0010]图1示出根据本申请实施例的LTE技术的数据从基带到射频前端的收发过程的示意图；
[0011]图2示出根据本申请实施例的用于LTE通信的专用时序处理器(TPU)的构造图；
[0012]图3示出根据本申请实施例的专用时序处理器(TPU)的核的构造图；
[0013]图4示出根据本申请实施例的由各个核中的控制模块作为依据来实现对所述指令预取模块和指令执行模块的控制的状态机的示意图；
[0014]图5示出根据本申请实施例的各个核中的指令预取模块的示意性构造图；以及
[0015]图6示出根据本申请实施例的各个核中的指令执行模块的示意性构造图。
具体实施方式
[0016]为使本领域技术人员更好的理解本申请的技术方案，下面结合附图和具体实施方式对本申请作详细说明。下面结合附图和具体实施例对本申请的实施例作进一步详细描述，但不作为对本申请的限定。本文中所描述的各个步骤，如果彼此之间没有前后关系的必要性，则本文中作为示例对其进行描述的次序不应视为限制，本领域技术人员应知道可以对其进行顺序调整，只要不破坏其彼此之间的逻辑性导致整个流程无法实现即可。
[0017]图1示出根据本申请实施例的LTE技术的数据从基带到射频前端的收发过程的示意图。如图1所示，根据本申请各个实施例的专用时序处理器(TPU)可以在这个过程中精确控制数据传输的收发时序。在整个传输过程中涉及到4个部分，射频前端部14、射频接口部13、直接存储访问部12和数字基带部11，也就是从数字基带部11到射频前端部14的收发过程。在图1中用4种线框示意性地划分出了4个部分。各个部包含主要的部件和相关的处理模块。以射频前端部14为例，其包含射频前端作为主要部件，还包括与之关联的接收控制处理模块和发射控制处理模块等。
[0018]下面结合图1中的硬件布线图，对根据LTE技术的数据从基带到射频前端的收发过程进行简要说明。为了使得图示简洁清晰，使用缩写TFT来表示下行固核处理，使用缩写LETU来表示上行固核处理，使用缩写LPF来表示低通滤波数据处理，使用缩写FIFO来表示先
入先出存储器，使用缩写TX来表示发送，使用缩写RX来表示接收，使用DMA来表示直接存储访问。
[0019]在射频前端部14中，射频前端主要用于主要将发送数据与载波进行上混频，并经过功率放大器发射；同时将接收的数据经过低噪声放大器下混频，去除载波。接收控制处理和发射控制处理作为与射频前端的直接接口，控制数据发送/接收的开始和结束，同时将数据简单处理为射频前端可直接使用的数据。
[0020]在射频接口部13中或者与周边模块的交接处，所有FIFO用于数据的跨时钟域处理。接收通路选择器配置为根据接收到数据的类别，分别送至不同的模块中。如果接收到下行业务数据，则接收通路选择器将数据送至下行固核进行下行数据预解调。如果是下行测量数据，则接收通路选择器将其送至低通滤波器，进行降采样处理。接收通路选择器也可以将数据不经处理直接接收。发送通路选择器配置为根据发送数据的类别，发别送本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于LTE通信的专用时序处理器，其中，所述专用时序处理器包括6个核且基于特定指令集，所述6个核依次分别用于自动增益控制、自动功率控制、当前帧发送控制、当前帧接收控制、下一帧发送控制和下一帧接收控制且优先级依次降低；所述特定指令集至少包括通用输出指令、触发输出指令、更新操作指令、SPI操作指令和寄存器操作指令，其中，通用输出指令、触发输出指令、更新操作指令和SPI操作指令的操作参数均包含用于执行指令的间隔时间；每个核包括独立的处理单元、指令仲裁器和指令存储器，每个核中，所述指令存储器用于存储指令，所述处理单元用于向指令仲裁器发送对指令存储器的访问请求信号并接收访问权限信息，根据当前的PC(程序计数器)指针从所述指令存储器中取出要执行的指令，各个处理单元设有内部定时器，且进一步配置为：在所述专用时序处理器启用的状态下，根据所述内部定时器的计时确定要执行的指令的间隔时间期满时，使得能够执行该指令。2.根据权利要求1所述的专用时序处理器，其特征在于，各个处理单元包括控制模块、指令预取模块和指令执行模块，所述控制模块通过状态机实现对所述指令预取模块和指令执行模块的控制，使得：所述指令预取模块向所述指令仲裁器发送所述访问请求信号，获取来自所述指令仲裁器的访问权限信息，根据当前的PC指针从所述指令存储器中取出要执行的指令，经过译码后发送给所述指令执行模块，指令执行模块接收该指令并送入相应的执行单元执行。3.根据权利要求2所述的专用时序处理器，其特征在于，还包括与所述6个核连接的输出仲裁器，其配置为：对6个核能够执行的指令进行仲裁以决定要输出的指令执行操作。4.根据权利要求3所述的专用时序处理器，其特征在于，各个指令仲裁器进一步配置为：还接收来自总线的对指令存储器的访问请求信号；决定访问权限给予总线还是各个核的处理单元。5.根据权利要求3所述的专用时序处理器，其特征在于，还包括共用数据存储器和数据访问仲裁器，所述数据访问仲裁器与所述6个核以及总线连接，且配置为：接收来自各个核或者总线的对共用数据存储器的数据访问请求；决定数据访问权限给予其中的一个核或者总线。6.根据权利要求3
‑
5中任何一项所述的专用时序处理器，其特征在于，所述指令仲裁器、所述输出仲裁器和数据访问仲裁器均采用固定优先级的配置。7.根据权利要求2所述的专用时序处理器，其特征在于，还包括主定时器，其配置为提供频率为30.72Mhz的工作时钟，且用于控制所述专用时序处理器的整体启用。8.根据权利要求7所述的专用时序处理器，其特征在于，所述状态机包括闲置状态、取指状态和执行状态，当前处于闲置状态时，如果启动了所述专用时序处理器，则状态机跳转到取指状态，当前处于取指状态时，如果指令仲裁器完成了对所述访问请求信号的仲裁，则状态机跳转到执行状态，更新PC指针，要执行的指令从指令存储器中取出，进行译码后输出；当前处于执行状态时，如果满足指令执行条件，则执行指令且状态机跳转至取指状态，如果执行不使能指令或者指令全部执行完毕，则状态机跳转至闲置状态。
9.根据权利要求8所述的专用时序处理器，其特征在于，所述指令执行条件包括如下的任何一种：在所述指令具有间隔时间的情况下，...

【专利技术属性】
技术研发人员：徐晨，马瑞杰，
申请(专利权)人：恒玄科技上海股份有限公司，
类型：发明
国别省市：