驱动校准电路、方法、装置及设备制造方法及图纸

本公开提出一种驱动校准电路、方法、装置及设备，首先通过第一时间确定模块和第二时间确定模块，分别确定时钟信号的单位间隔对应的第一时间长度、及数据信号间的第一变化沿与时钟信号的第二变化沿间的第二时间长度，之后再通过校准模块对数据信号或时钟信号进行校准，从而使得数据信号与时钟信号间的时间偏移量在预设范围内，保证了驱动电路的可靠性和准确性。性。性。

【技术实现步骤摘要】
驱动校准电路、方法、装置及设备


[0001]本公开涉及显示
，尤其涉及一种驱动校准电路、方法、装置及设备。

技术介绍

[0002]随着显示屏分辨率和尺寸的增加，显示屏的时序控制器(timing controller，TCON)和与显示驱动集成电路(Display Driver Integrated Circuit,DDIC)之间的距离也会增加，相应的外部噪声或寄生电容对输入DDIC的信号的影响也会变大，很有可能导致DDIC的时钟(clock，clk)通道与数据通道间出现余量(margin)不足的问题。

技术实现思路

[0003]本公开提出一种驱动校准电路、方法、装置及设备。具体方案如下：
[0004]本公开一方面实施例提出了一种驱动校准电路，包括：
[0005]第一时间确定模块、第二时间确定模块及校准模块；
[0006]其中，所述第一时间确定模块的时钟输入端及信号输入端，均用于输入时钟信号，所述第一时间确定模块的输出端与所述校准模块的第一输入端连接，以向所述校准模块输出所述时钟信号的单位间隔对应的第一时间长度；
[0007]所述第二时间确定模块的时钟输入端用于输入时钟信号，所述第二时间确定模块的信号输入端用于输入数据信号，所述第二时间确定模块的输出端与所述校准模块的第二输入端连接，以向所述校准模块输出在所述单位间隔内，所述数据信号的第一变化沿与所述时钟信号的第二变化沿间的第二时间长度；
[0008]所述校准模块，用于根据所述第一时间长度及所述第二时间长度，对所述数据信号或所述时钟信号进行校准，以使所述数据信号与所述时钟信号间的时间偏移量在预设范围内，并输出校准后的数据信号及时钟信号。
[0009]本公开一方面实施例提出了一种驱动校准方法，包括：
[0010]确定时钟信号的单位间隔对应的第一时间长度；
[0011]确定在所述单位间隔内，数据信号的第一变化沿与所述时钟信号的第二变化沿间的第二时间长度；
[0012]根据所述第一时间长度及所述第二时间长度，对所述数据信号或所述时钟信号进行校准，以使所述数据信号与所述时钟信号间的时间偏移量在预设范围内。
[0013]本公开另一方面实施例提出了一种驱动校准装置，包括：
[0014]第一确定模块，用于确定时钟信号的单位间隔对应的第一时间长度；
[0015]第二确定模块，用于确定在所述单位间隔内，数据信号的第一变化沿与所述时钟信号的第二变化沿间的第二时间长度；
[0016]处理模块，用于根据所述第一时间长度及所述第二时间长度，对所述数据信号或所述时钟信号进行校准，以使所述数据信号与所述时钟信号间的时间偏移量在预设范围内。
[0017]本公开另一方面实施例提出了一种显示驱动集成电路DDIC，包括如上述一方面所述的驱动校准电路。
[0018]本公开另一方面实施例提出了一种设备，包括互相连接的DDIC及显示面板；
[0019]其中，所述DDIC执行如第二方面所述的方法，以对数据信号或时钟信号进行校准，并基于校准后的数据信号及时钟信号驱动所述显示面板显示。
[0020]本公开实施例的驱动校准电路、方法、装置及设备，首先通过第一时间确定模块和第二时间确定模块，分别确定时钟信号的单位间隔对应的第一时间长度、及数据信号间的第一变化沿与时钟信号的第二变化沿间的第二时间长度，之后再通过校准模块对数据信号或时钟信号进行校准，从而使得数据信号与时钟信号间的时间偏移量在预设范围内，保证了驱动电路的可靠性和准确性。
[0021]本公开附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本公开的实践了解到。
附图说明
[0022]本公开上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0023]图1为本公开实施例所提供的一种时钟信号与数据信号示意图；
[0024]图2为本公开实施例所提供的一种驱动校准电路结构示意图；
[0025]图3为本公开实施例所提供的另一种驱动校准电路结构示意图；
[0026]图4为本公开实施例所提供的另一种时钟信号与数据信号示意图；
[0027]图5为本公开实施例所提供的一种驱动校准方法流程示意图；
[0028]图6为本公开实施例所提供的又一种时钟信号与数据信号示意图；
[0029]图7为本公开实施例所提供的一种驱动校准装置的结构示意图；
[0030]图8为本公开实施例所提供的设备结构示意图.
具体实施方式
[0031]下面详细描述本公开公开的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本公开，而不能理解为对本公开的限制。
[0032]为了方便理解，下面首先对本公开中涉及的专业术语进行解释说明。
[0033]1、移动行业处理器接口(Mobile industry processor interface，MIPI)，
[0034]MIPI是MIPI联盟发起的为移动应用处理器制定的开放标准。其并不是一个单一的接口或协议，而是包含了一套协议或标准，以满足手机内不同子系统的独特需求，如摄像头接口CSI、显示接口DSI等。
[0035]2、显示驱动集成电路(Display Driver Integrated Circuit，DDIC)
[0036]DDIC为用于驱动显示面板的集成电路，它可以通过MIPI接收来自主机host，又称应用处理器(Application Processor，AP)的图像数据，并基于图像数据信号与产生的时钟信号间的时序关系，对图像数据信号或时钟信号进行校准后，驱动显示面板显示。
[0037]通常MIPI的一个物理层(physical，PHY)中包含一个时钟信号通道(clock lane，
clk lane)、一个或多个数据通道(data lane)，本公开中，以一个PHY中包含4个data lane为例，对提出的驱动校准方法及电路等进行说明。
[0038]3、时钟信号的单位间隔(clock unit interval)
[0039]时钟信号的单位间隔，用于描述时钟信号中电平保持不变的时间长度。比如时钟信号为持续为高电平的某个时间长度可称为一个单位间隔，或者时钟信号为持续为低电平的某个时间长度也可称为一个单位间隔。本公开中，考虑随着显示屏尺寸的增加，其TCON和DDIC间的距离也会增加，TCON和DDIC间的寄生电容等对输入DDIC的信号的影响，可能会导致DDIC的clk通道与数据通道间出现margin不足的问题。
[0040]图1为本公开实施例所提供的一种时钟信号与数据信号示意图。如图1a所示，数据信号与时钟信号间的余量，即可以指图1中的设置余量(setup margin)，也可以指本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动校准电路，其特征在于，包括：第一时间确定模块、第二时间确定模块及校准模块；其中，所述第一时间确定模块的时钟输入端及信号输入端，均用于输入时钟信号，所述第一时间确定模块的输出端与所述校准模块的第一输入端连接，以向所述校准模块输出所述时钟信号的单位间隔对应的第一时间长度；所述第二时间确定模块的时钟输入端用于输入时钟信号，所述第二时间确定模块的信号输入端用于输入数据信号，所述第二时间确定模块的输出端与所述校准模块的第二输入端连接，以向所述校准模块输出在所述单位间隔内，所述数据信号的第一变化沿与所述时钟信号的第二变化沿间的第二时间长度；所述校准模块，用于根据所述第一时间长度及所述第二时间长度，对所述数据信号或所述时钟信号进行校准，以使所述数据信号与所述时钟信号间的时间偏移量在预设范围内，并输出校准后的数据信号及时钟信号。2.如权利要求1所述的电路，其特征在于，所述第一时间确定模块，包括第一延时单元及第一时间计算单元，所述第二时间确定模块，包括第二延时单元及第二时间计算单元；其中，所述第一延时单元的输入端，分别与所述第一时间计算单元的时钟输入端及所述第二时间计算单元的时钟输入端连接，用于输入时钟信号；所述第一延时单元的输出端与所述第一时间计算单元的信号输入端连接；所述第二延时单元的输入端用于输入所述数据信号，所述第二延时单元的输出端与所述第二时间计算单元的信号输入端连接。3.如权利要求2所述的电路，其特征在于，还包括：分别与所述第一时间计算单元的输出端、所述第二时间计算单元的输出端、及所述校准模块的控制端连接的控制模块；所述控制模块，用于根据所述第一时间计算单元输出的第一时间长度、及所述第二时间计算单元输出的第二时间长度，控制所述校准模块对所述数据信号或所述时钟信号进行校准，并输出校准后的数据信号及时钟信号。4.如权利要求3所述的电路，其特征在于，所述控制模块还与所述第一延时单元及所述第二延时单元连接，用于对所述第一延时单元及所述第二延时单元的延时系数进行调整。5.一种驱动校准方法，其特征在于，包括：确定时钟信号的单位间隔对应的第一时间长度；确定在所述单位间隔内，数据信号的第一变化沿与所述时钟信号的第二变化沿间的第二时间长度；根据所述第一时间长度及所述第二时间长度，对所述数据信号或所述时钟信号进行校准，以使所述数据信号与所述时钟信号间的时间偏移量在预设范围内。6.如权利要求5所述的方法，其特征在于，所述确定所述时钟信号的单位间隔对应的第一时间长度，包括：将所述时钟信号通过第一延时单元输入第一时间计算单元的信号输入端；将所述时钟信号输入所述第一时间计算单元的时钟输入端，以获取所述第一时间计算单元的输出信号；在所述第一时间计算单元的输出信号与所述时钟信号未满足第一关系的情况下，对所
述第一延时模块的延时系数进行更新，直至所述第一时间计算单元的输出信号与所述时钟信号满足所述第一关系；根据所述第一延时单元的第一延时系数，确定所述第一时间长度。7.如权利要求5所述的方法，其特征在于，所述确定在所述单位间隔内...

【专利技术属性】
技术研发人员：金錠炫，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：