一种结势垒肖特基二极管及其制备方法技术

本申请实施例提供一种结势垒肖特基二极管及其制备方法。该制备方法包括：提供表面具有外延层的衬底，衬底为N型重掺杂的，外延层为N型轻掺杂的；于外延层内形成P型掺杂的第一区；于第一区内形成P型重掺杂的第二区，其中第二区中P型离子的掺杂浓度大于第一区中P型离子的掺杂浓度，沿垂直于衬底的厚度方向上，第二区的尺寸小于第一区的尺寸，且第二区的远离衬底的表面比外延层的远离衬底的表面、第一区的远离衬底的表面均更粗糙；以及于外延层远离衬底的一侧形成金属层，其中金属层与外延层形成肖特基接触，金属层与第一区和第二区形成欧姆接触。姆接触。姆接触。

【技术实现步骤摘要】
一种结势垒肖特基二极管及其制备方法


[0001]本申请涉及半导体
，具体而言，涉及一种结势垒肖特基二极管及其制备方法。

技术介绍

[0002]现有技术制备的结势垒肖特基二极管，存在欧姆接触电阻大以及欧姆接触中金属容易脱落(peeling)的问题。

技术实现思路

[0003]本申请第一方面提供一种结势垒肖特基二极管的制备方法。该结势垒肖特基二极管的制备方法包括：
[0004]提供表面具有外延层的衬底，所述衬底为N型重掺杂的，所述外延层为N型轻掺杂的；
[0005]于所述外延层内形成P型掺杂的第一区；
[0006]于所述第一区内形成P型重掺杂的第二区，其中所述第二区中P型离子的掺杂浓度大于所述第一区中P型离子的掺杂浓度，沿垂直于所述衬底的厚度方向上，所述第二区的尺寸小于所述第一区的尺寸，且所述第二区的远离所述衬底的表面比所述外延层的远离所述衬底的表面、所述第一区的远离所述衬底的表面均更粗糙；以及
[0007]于所述外延层远离所述衬底的一侧形成金属层，其中所述金属层与所述外延层形成肖特基接触，所述金属层与所述第一区和所述第二区形成欧姆接触。
[0008]本申请实施例的结势垒肖特基二极管的制备方法中，一方面，第二区具有粗糙化的表面，增大了金属层与的表面接触面积，可有效地降低了金属和半导体接触的接触电阻。另一方面，第二区比第一区的P型离子掺杂浓度更高，还可进一步降低了金属和半导体接触的接触电阻。此外，相较于光滑的金属和半导体接触界面，第二区的与金属层接触的表面为粗糙化的，利于提高金属层与P型离子掺杂浓度更高的第二区的结合性能，即金属层附着性佳，不易脱落。
[0009]本申请第二方面提供一种结势垒肖特基二极管。该结势垒肖特基二极管包括：
[0010]N型重掺杂的衬底；
[0011]N型轻掺杂的外延层，位于所述衬底上；
[0012]P型掺杂的第一区，位于所述外延层内；
[0013]P型重掺杂的第二区，位于所述第一区内，且所述第二区中P型离子的掺杂浓度大于所述第一区中P型离子的掺杂浓度；沿垂直于所述衬底的厚度方向上，所述第二区的尺寸小于所述第一区的尺寸；所述第二区的远离所述衬底的表面比所述外延层的远离所述衬底的表面、所述第一区的远离所述衬底的表面均更粗糙；以及
[0014]金属层，位于所述外延层远离所述衬底的一侧，其中所述金属层与所述外延层形成肖特基接触，所述金属层与所述第一区和所述第二区形成欧姆接触。
[0015]本申请实施例的结势垒肖特基二极管中，一方面，第二区具有粗糙化的表面，增大了金属层与的表面接触面积，可有效地降低了金属和半导体接触的接触电阻。另一方面，第二区比第一区的P型离子掺杂浓度更高，还可进一步降低了金属和半导体接触的接触电阻。此外，相较于光滑的金属和半导体接触界面，第二区的与金属层接触的表面为粗糙化的，利于提高金属层与P型离子掺杂浓度更高的第二区的结合性能，即金属层附着性佳，不易脱落。
附图说明
[0016]图1为本申请一实施例的结势垒肖特基二极管的制备方法的流程示意图。
[0017]图2为图1所示的方法中，于外延层内形成P型掺杂的第一区的剖面示意图。
[0018]图3为图1所示的方法中，形成第二掩膜的剖面示意图。
[0019]图4为图1所示的方法中，形成P型重掺杂的第二区的剖面示意图。
[0020]图5为图1所示的方法中，退火激活步骤后的剖面示意图。
[0021]图6为图1所示的方法中，形成Ni2Si合金层的剖面示意图。
[0022]图7为图1所示的方法中，形成金属叠层的剖面示意图。
[0023]主要元件符号说明：
[0024]结势垒肖特基二极管
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
100
[0025]衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
[0026]正面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10a
[0027]背面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10b
[0028]外延层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
[0029]第一区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
31
[0030]第二区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32
[0031]第一掩膜
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
[0032]第一层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
41
[0033]第二层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
42
[0034]第二掩膜
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
50
[0035]第一部分
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
51
[0036]第二部分
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
52
[0037]侧墙
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
53
[0038]光刻胶层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
60
[0039]金属层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
70
[0040]Ni层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
71
[0041]Ni2Si合金层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
72
[0042]金属叠层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
73
[0043]第一开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
H1
[0044]第二开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
H2
具体实施方式
[0045]结势垒肖特基二极管(Junction Barrier Controlled Schottky Diode，JBS)是集合肖特基势垒二极管(Schottky barrier diode，SBD)极短的反向恢复时间和PiN二极管高击穿电压、较小的漏电流等特点而制备的一类高耐压、大电流的复合型功率二极管。当给结势垒肖特基二极管施加正向偏压时，结势垒肖特基二极管处于正向导通状态。由于正向压降远小于PN结的开启电压，PN结处于截止状本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结势垒肖特基二极管的制备方法，其特征在于，包括：提供表面具有外延层的衬底，所述衬底为N型重掺杂的，所述外延层为N型轻掺杂的；于所述外延层内形成P型掺杂的第一区；于所述第一区内形成P型重掺杂的第二区，其中所述第二区中P型离子的掺杂浓度大于所述第一区中P型离子的掺杂浓度，沿垂直于所述衬底的厚度方向上，所述第二区的尺寸小于所述第一区的尺寸，且所述第二区的远离所述衬底的表面比所述外延层的远离所述衬底的表面、所述第一区的远离所述衬底的表面均更粗糙；以及于所述外延层远离所述衬底的一侧形成金属层，其中所述金属层与所述外延层形成肖特基接触，所述金属层与所述第一区和所述第二区形成欧姆接触。2.如权利要求1所述的结势垒肖特基二极管的制备方法，其特征在于，利用具有第一开口的第一掩膜，通过第一次离子注入在所述外延层内形成所述第一区；利用具有第二开口的第二掩膜，通过第二次离子注入在所述第一区内形成所述第二区；其中，所述第二开口的尺寸小于所述第一开口的尺寸。3.如权利要求2所述的结势垒肖特基二极管的制备方法，其特征在于，形成所述第一区后，于所述第一掩膜定义所述第一开口的侧壁上形成侧墙，进而得到所述第二掩膜。4.如权利要求3所述的结势垒肖特基二极管的制备方法，其特征在于，形成所述第二区还包括：在所述第二次离子注入后，去除所述第二掩膜，并形成覆盖所述第一区及所述外延层的光刻胶层；以及退火激活所述第一区和所述第二区中的掺杂离子；其中，在所述退火激活的过程中，所述光刻胶层形成碳膜，所述第二区的远离所述衬底的表面被粗糙化。5.如权利要求4所述的结势垒肖特基二极管的制备方法，其特征在于，所述衬底的材料和所述外延层...

【专利技术属性】
技术研发人员：张帅，张良关，温正欣，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：