半导体器件以及包括其的数据存储系统技术方案

本公开提供了半导体器件以及包括其的数据存储系统。一种半导体器件包括：具有第一区域和第二区域的基板；栅电极，在垂直于基板的上表面的第一方向上彼此间隔开，在第二方向上延伸，并在第二区域上具有不同的长度；沟道结构，穿透栅电极，在第一方向上延伸并分别包括沟道层，沟道结构在第一区域上；支撑结构，穿透栅电极并在第二区域上在第一方向上延伸；以及分隔区，穿透栅电极并在第二方向上延伸。基板具有凹陷区域，该凹陷区域在第一方向上与分隔区重叠并在第二区域的与第一区域相邻的部分中从基板的上表面向下延伸。分隔区具有向下突出以对应于凹陷区域的突起。出以对应于凹陷区域的突起。出以对应于凹陷区域的突起。

【技术实现步骤摘要】
半导体器件以及包括其的数据存储系统


[0001]本专利技术构思涉及半导体器件以及包括其的数据存储系统。

技术介绍

[0002]在要求数据存储的数据存储系统中需要能够存储高容量数据的半导体器件。因此，已经研究用于增大半导体器件的数据存储容量的方法。例如，为了增大半导体器件的数据存储容量，已经提出包括三维排列的存储单元(而不是二维排列的存储单元)的半导体器件。

技术实现思路

[0003]本专利技术构思的一方面提供一种具有提高的可靠性的半导体器件。
[0004]本专利技术构思的另一方面提供一种数据存储系统，其包括具有提高的可靠性的半导体器件。
[0005]根据示例实施方式，一种半导体器件可以包括：第一半导体结构，具有第一基板和在第一基板上的电路元件；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：第二基板，包括第一区域和第二区域；栅电极，在垂直于第二基板的上表面的第一方向上堆叠并彼此间隔开。栅电极在第二区域上在第二方向上延伸并在第二区域上具有不同的长度。第二半导体结构还可以包括穿透栅电极、在第一方向上延伸的沟道结构，每个沟道结构包括导电的沟道层，并且沟道结构在第一区域上。第二半导体结构还可以包括穿透栅电极、在第一方向上延伸的支撑结构，每个支撑结构包括支撑绝缘层，并且支撑结构在第二区域上。第二半导体结构还可以包括穿透栅电极、在第二方向上延伸并在垂直于第一方向和第二方向的第三方向上彼此间隔开的分隔区。第二半导体结构还可以包括在第一区域上、在栅电极下面并与每个沟道结构的沟道层接触的第一水平导电层。第二半导体结构还可以包括在第二区域的一部分上且在栅电极下面的水平绝缘层。第二基板具有凹陷区域，该凹陷区域在第二区域的与第一区域相邻的部分中且在分隔区下面。
[0006]根据示例实施方式，一种半导体器件可以包括具有第一区域和第二区域的基板以及在垂直于基板的上表面的第一方向上堆叠并彼此间隔开的栅电极。栅电极在第二区域上在第二方向上延伸并在第二区域上具有不同的长度。半导体器件还可以包括穿透栅电极、在第一方向上延伸的沟道结构，每个沟道结构包括沟道层，并且沟道结构在第一区域上。半导体器件还可以包括穿透栅电极并在第二区域上在第一方向上延伸的支撑结构以及穿透栅电极并在第二方向上延伸的分隔区。基板具有凹陷区域，该凹陷区域在第一方向上与分隔区重叠并在第二区域中从基板的上表面向下延伸。分隔区具有向下突出以对应于凹陷区域的突起。
[0007]根据示例实施方式，一种数据存储系统可以包括：半导体存储器件，包括具有第一区域和第二区域的基板、在基板的一侧上的电路元件以及电连接到电路元件的输入/输出(I/O)焊盘；以及控制器，通过I/O焊盘电连接到半导体存储器件并控制半导体存储器件。半
导体存储器件还可以包括在垂直于基板的上表面的第一方向上堆叠并彼此间隔开的栅电极。栅电极在第二区域上在第二方向上延伸并在第二区域上具有不同的长度。半导体存储器件还可以包括穿透栅电极并在第一方向上延伸的沟道结构。每个沟道结构包括沟道层，并且沟道结构在第一区域上。半导体存储器件还可以包括穿透栅电极并在第一方向上延伸的支撑结构，并且支撑结构在第二区域上。半导体存储器件还可以包括穿透栅电极并在第二方向上延伸的分隔区。基板具有凹陷区域，该凹陷区域在第一方向上与分隔区重叠并在第二区域中从基板的上表面向下延伸。分隔区具有朝向凹陷区域向下突出的突起。
附图说明
[0008]从以下结合附图的详细描述，本专利技术构思的以上和其它的方面、特征和优点将被更清楚地理解，附图中：
[0009]图1是根据示例实施方式的半导体器件的示意性平面图；
[0010]图2A至图2D是根据示例实施方式的半导体器件的示意性剖视图；
[0011]图3是示出根据示例实施方式的半导体器件的部分区域的局部放大图；
[0012]图4A至图4C是根据示例实施方式的半导体器件的平面图；
[0013]图5A和图5B是根据示例实施方式的半导体器件的示意性剖视图和局部放大图；
[0014]图6是根据示例实施方式的半导体器件的示意性局部放大图；
[0015]图7是根据示例实施方式的半导体器件的示意性剖视图；
[0016]图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12、图13A、图13B、图14A和图14B是根据示例实施方式的制造半导体器件的方法的示意性剖视图；
[0017]图15是根据示例实施方式的制造半导体器件的方法的示意性剖视图；
[0018]图16是根据示例实施方式的制造半导体器件的方法的示意性剖视图；
[0019]图17是示意性示出根据示例实施方式的包括半导体器件的数据存储系统的视图；
[0020]图18是示意性示出根据示例实施方式的包括半导体器件的数据存储系统的透视图；以及
[0021]图19是示意性示出根据示例实施方式的半导体封装的剖视图。
具体实施方式
[0022]在下文将参照附图描述本专利技术构思的示例实施方式。
[0023]图1是根据示例实施方式的半导体器件的示意性平面图。
[0024]图2A至图2D是根据示例实施方式的半导体器件的示意性剖视图。图2A至图2D示出分别沿着图1的线I
‑
I'、II
‑
II'、III
‑
III'和IV
‑
IV'截取的剖视图。
[0025]图3是示出根据示例实施方式的半导体器件的部分区域的局部放大图。在图3中，图2A的区域“A”和图2B的区域“B”被示出为被放大。
[0026]参照图1至图3，半导体器件100可以包括外围电路区PERI和存储单元区CELL，外围电路区PERI可以是包括第一基板201的第一半导体结构，存储单元区CELL可以是包括第二基板101的第二半导体结构。存储单元区CELL可以设置在外围电路区PERI上。相反地，在一些示例实施方式中，存储单元区CELL可以设置在外围电路区PERI下面。
[0027]外围电路区PERI可以包括第一基板201、在第一基板201中的源极/漏极区205和器
件隔离层210、设置在第一基板201上的电路元件220、电路接触插塞270、电路互连线280和外围区绝缘层290。
[0028]第一基板201可以具有在X方向和Y方向上延伸的上表面。有源区可以通过器件隔离层210被限定在第一基板201中。包括杂质的源极/漏极区205可以设置在有源区的一部分中。第一基板201可以包括半导体材料，例如IV族半导体、III
‑
V族化合物半导体或II
‑
VI族化合物半导体。第一基板201可以被提供为体晶片或外延层。
[0029]电路元件220可以包括平面晶体管。每个电路元件220可以包括电路栅极电介质层222、间隔物层224和电路栅电极225。源极/漏极区205可以在电路栅电极225的两侧设置在第一基板201中。
[0030本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一半导体结构，包括第一基板和在所述第一基板上的电路元件；和在所述第一半导体结构上的第二半导体结构，其中所述第二半导体结构包括：第二基板，具有第一区域和第二区域；栅电极，在垂直于所述第二基板的上表面的第一方向上堆叠并彼此间隔开，其中所述栅电极在所述第二区域上在第二方向上延伸并在所述第二区域上具有不同的长度；沟道结构，穿透所述栅电极并在所述第一方向上延伸，其中每个所述沟道结构包括导电的沟道层，以及其中所述沟道结构在所述第一区域上；支撑结构，穿透所述栅电极并在所述第一方向上延伸，其中每个所述支撑结构包括支撑绝缘层，以及其中所述支撑结构在所述第二区域上；分隔区，穿透所述栅电极，在所述第二方向上延伸，并在垂直于所述第一方向和所述第二方向的第三方向上彼此间隔开；第一水平导电层，在所述第一区域上且在所述栅电极下面，其中所述第一水平导电层与每个所述沟道结构的所述沟道层接触；以及水平绝缘层，在所述第二区域的一部分上且在所述栅电极下面，其中所述第二基板具有凹陷区域，所述凹陷区域在所述第二区域的与所述第一区域相邻的部分中且在所述分隔区下面。2.根据权利要求1所述的半导体器件，其中所述凹陷区域在所述第二方向上在所述沟道结构和所述支撑结构之间的区域中。3.根据权利要求1所述的半导体器件，其中所述凹陷区域与所述分隔区完全地重叠。4.根据权利要求1所述的半导体器件，其中所述凹陷区域的下端的水平在与所述沟道结构的相应下端相同的水平处，或者在比所述沟道结构的相应下端低的水平处。5.根据权利要求1所述的半导体器件，其中所述凹陷区域与所述第一水平导电层间隔开。6.根据权利要求1所述的半导体器件，其中所述分隔区具有对应于所述凹陷区域并延伸到所述第二基板中的突起。7.根据权利要求6所述的半导体器件，其中所述突起的各自深度在从70nm至150nm的范围内。8.根据权利要求1所述的半导体器件，其中所述沟道结构的各自宽度小于所述支撑结构的各自宽度，以及其中所述凹陷区域的各自宽度小于所述支撑结构的所述各自宽度。9.根据权利要求1所述的半导体器件，其中所述第二半导体结构还包括在所述第一水平导电层和所述水平绝缘层上的第二水平导电层。10.根据权利要求9所述的半导体器件，其中所述分隔区穿透所述第一水平导电层、所述第二水平导电层和所述水平绝缘层，以及其中所述分隔区的下表面与所述第二基板接触。11.根据权利要求1所述的半导体器件，其中所述第二半导体结构还包括在所述凹陷区
域的至少一个中并包括所述沟道结构的一部分的虚设结构。12.根据权利要求11所述的半导体器件，其中所述虚设结构的上表面的水平低于所述栅电极当中的最下面的栅电极的下表面。13.根...

【专利技术属性】
技术研发人员：姜宝锡，李俊熙，郑圣勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：