一种半导体发光元件及其制作方法技术

技术编号:36850791 阅读:37 留言:0更新日期:2023-03-15 17:14
本发明专利技术提供了一种半导体发光元件及其制作方法,其所述外延叠层包括依次堆叠的N型半导体层、有源区、P型半导体层以及贯穿所述有源区的V型凹坑;且,在所述N型半导体层和所述有源区之间还设有静电荷收集层,所述V型凹坑的尖端延伸至所述静电荷收集层,且所述N型半导体层具有穿透位错。从而,通过所述静电荷收集层将外延叠层下表面(即N型半导体层一侧)的静电荷收集;然后利用穿透位错与V型凹坑构成漏电通道,将静电荷输送到外延叠层表面(即P型半导体层一侧)与表面累积的正电荷发生中和;藉以实现:避免静电荷在外延叠层下表面的累积,降低半导体发光元件被静电击穿的风险,提高半导体发光元件的抗静电能力的有益效果。导体发光元件的抗静电能力的有益效果。导体发光元件的抗静电能力的有益效果。

【技术实现步骤摘要】
一种半导体发光元件及其制作方法


[0001]本专利技术涉及发光二极管领域,尤其涉及一种半导体发光元件及其制作方法。

技术介绍

[0002]发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层。衬底用于为外延材料提供生长表面,N型半导体层用于提供进行复合发光的电子,P型半导体层用于提供进行复合发光的空穴,有源层用于进行电子和空穴的辐射复合发光。
[0003]近年来,III

V族氮化物,由于其优异的物理及化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等),从而广泛应用于电子、光学领域。其中,以GaN基为主要材料的蓝绿光发光二极管,更是在照明、显示、数码方面有着长足的发展。随着LED应用端的逐渐扩大,市场对LED性能的要求也越来越高。目前的高光效应用产品比如灯丝灯、高阶灯管、高光效面板灯、机背光、电视背光等对LED的发光效率和可靠性有着严格的要求,技术门槛高,成为了当前各大LED外延和芯片厂商技术研发的热点。
[0004]为了提高LED的发光效率,技术人员在N型半导体层和有源区之间引入了复合的浅量子阱超晶格层。复合浅量子阱超晶格层,使得部分底层的线性位错形成V

pits。目前V

pits的主要作用体现在增加正向电流注入,屏蔽缺陷导致的非辐射复合,来提升光效。
[0005]然而,由于GaN材料的宽禁带、高电阻率的特性,致使该类LED芯片在生产过程中因静电产生的感生电荷不易消失,当其累积到一定程度时,会产生很高的静电电压;当该静电电压超过材料的承受能力时,会发生击穿现象并放电。对于市场上应用较广的水平结构LED芯片,其正负电极均位于芯片上面,两者间距极小;且有源层厚度薄,对静电的承受能力很小,极易被静电击穿,使器件失效。因此,GaN基LED和传统的LED相比,抗静电能力差是其鲜明的缺点,静电所导致的失效已成为影响产品合格率和使用推广的一个非常棘手的问题。
[0006]有鉴于此,本专利技术人专门设计了一种半导体发光元件及其制作方法,本案由此产生。

技术实现思路

[0007]本专利技术的目的在于提供一种半导体发光元件及其制作方法,以解决现有的具有V型缺陷的LED芯片易被静电击穿的问题。
[0008]为了实现上述目的,本专利技术采用的技术方案如下:
[0009]一种半导体发光元件,包括:
[0010]衬底以及设置于所述衬底表面的外延叠层;所述外延叠层至少包括沿第一方向依次堆叠的N型半导体层、有源区、P型半导体层以及贯穿所述有源区的V型凹坑;第一方向垂直于所述衬底,并由所述衬底指向所述外延叠层;
[0011]其中,在所述N型半导体层和所述有源区之间还设有静电荷收集层,所述V型凹坑
的尖端延伸至所述静电荷收集层,且所述N型半导体层具有穿透位错。
[0012]优选地,所述V型凹坑形成于所述穿透位错的顶部以构成漏电通道。
[0013]优选地,所述静电荷收集层具有N型掺杂,且所述静电荷收集层的掺杂浓度大于所述N型半导体层的掺杂浓度。
[0014]优选地,所述V型凹坑不贯穿所述静电荷收集层。
[0015]优选地,所述半导体发光元件包括GaN基LED元件。
[0016]优选地,在所述衬底与所述N型半导体层还设有缓冲层和U

GaN层。
[0017]优选地,所述有源区包括沿生长方向交替层叠生长的量子垒和量子阱;所述量子垒包括GaN层,所述量子阱包括InGaN层。
[0018]优选地,所述静电荷收集层包括GaN层、AlN层、InN层、AlGaN层、InGaN层或AlInGaN层中的任意一种或多种复合结构。
[0019]优选地,在所述N型半导体层与所述静电荷收集层之间还设有电流阻挡层。
[0020]优选地,在所有源区与所述P型半导体层之间还设有电子阻挡层。
[0021]优选地,所述V型凹坑从所述静电荷收集层经所述有源区延伸至所述电子阻挡层。
[0022]优选地,所述静电荷收集层的掺杂剂为Si。
[0023]优选地,所述静电荷收集层的厚度为10

100nm,包括端点值。
[0024]本专利技术还提供了一种半导体发光元件的制作方法,包括如下步骤:
[0025]S01、提供一衬底;
[0026]S02、在所述衬底表面制作N型半导体层,且所述N型半导体层具有穿透位错;
[0027]S03、在所述N型半导体层的表面形成静电荷收集层,且使所述静电荷收集层对应穿透位错的位置作为V型凹坑的尖端起始点;
[0028]S04、在所述静电荷收集层的表面形成有源区,并在所述有源区保持V型凹坑的开口形态;
[0029]S05、在所述有源区的表面形成P型半导体层,且所述P型半导体层填平所述V型凹坑。
[0030]优选地,所述V型凹坑形成于所述穿透位错的顶部以构成漏电通道。
[0031]优选地,所述静电荷收集层具有N型掺杂,且所述静电荷收集层的掺杂浓度大于所述N型半导体层的掺杂浓度。
[0032]经由上述的技术方案可知,本专利技术提供的半导体发光元件,其所述外延叠层包括依次堆叠的N型半导体层、有源区、P型半导体层以及贯穿所述有源区的V型凹坑;且,在所述N型半导体层和所述有源区之间还设有静电荷收集层,所述V型凹坑的尖端延伸至所述静电荷收集层,且所述N型半导体层具有穿透位错。从而,通过所述静电荷收集层将外延叠层下表面(即N型半导体层一侧)的静电荷收集;然后利用穿透位错与V型凹坑构成漏电通道,将静电荷输送到外延叠层表面(即P型半导体层一侧)与表面累积的正电荷发生中和;藉以实现:避免静电荷在外延叠层下表面的累积,降低半导体发光元件被静电击穿的风险,提高半导体发光元件的抗静电能力的有益效果。
[0033]进一步地,通过设置:所述静电荷收集层的掺杂浓度大于所述N型半导体层的掺杂浓度,使所述静电荷收集层具有相对较低的电阻率,从而有效地将静电荷汇聚于所述静电荷收集层后,通过漏电通道与正电荷更加充分的中和。
[0034]本专利技术提供的半导体发光元件的制作方法,在实现上述有益效果的同时,其工艺制作简单、便捷,便于生产化。
附图说明
[0035]为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
[0036]图1为本专利技术实施例所提供的LED芯片的结构示意图;
[0037]图2至图6为本专利技术实施例所提供的LED芯片的制作方法步骤所对应的结构示意图;
[0038]图中符号说明:1、衬底,2、缓冲层,3、U...

【技术保护点】

【技术特征摘要】
1.一种半导体发光元件,其特征在于,包括:衬底以及设置于所述衬底表面的外延叠层;所述外延叠层至少包括沿第一方向依次堆叠的N型半导体层、有源区、P型半导体层以及贯穿所述有源区的V型凹坑;第一方向垂直于所述衬底,并由所述衬底指向所述外延叠层;其中,在所述N型半导体层和所述有源区之间还设有静电荷收集层,所述V型凹坑的尖端延伸至所述静电荷收集层,且所述N型半导体层具有穿透位错。2.根据权利要求1所述的半导体发光元件,其特征在于,所述V型凹坑形成于所述穿透位错的顶部以构成漏电通道。3.根据权利要求1所述的半导体发光元件,其特征在于,所述静电荷收集层具有N型掺杂,且所述静电荷收集层的掺杂浓度大于所述N型半导体层的掺杂浓度。4.根据权利要求1所述的半导体发光元件,其特征在于,所述V型凹坑不贯穿所述静电荷收集层。5.根据权利要求1所述的半导体发光元件,其特征在于,所述静电荷收集层包括GaN层、AlN层、InN层、AlGaN层、InGaN层或AlInGaN层中的任意一种或多种复合结构。6.根据权利要求1所述的半导体发光元件,其特征在于,在所述N型半导体层与所述静...

【专利技术属性】
技术研发人员:史成丹卓祥景万志王莎莎尧刚程伟
申请(专利权)人:厦门未来显示技术研究院有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1