像素电路及显示面板制造技术

本实用新型专利技术涉及一种像素电路及显示面板。该像素电路包括：第一薄膜晶体管；第二薄膜晶体管(T2)，其栅极连接第二全局信号(G2)；第三薄膜晶体管(T3)，其栅极连接第一全局信号(G1)；第四薄膜晶体管(T4)，其栅极连接第二全局信号(G2)；第五薄膜晶体管(T5)，其栅极连接第三全局信号(G3)；第六薄膜晶体管(T6)，其栅极连接第三全局信号(G3)；第七薄膜晶体管(T7)，其栅极连接控制信号(Scan)；第一电容(C1)，第二电容(C2)，以及有机发光二极管(OLED)。本实用新型专利技术还提供了相应的显示面板。本实用新型专利技术的像素电路及显示面板，提供了带有内部补偿的像素电路且仅需一组GOA电路，利于显示面板的窄边框设计，利于microled显示面板的拼接。的拼接。的拼接。

【技术实现步骤摘要】
像素电路及显示面板


[0001]本技术涉及显示
，尤其涉及一种像素电路及显示面板。

技术介绍

[0002]Microled作为新一代显示技术，相较于传统LCD，具有更高的对比度、更快反应速度和更广视角，广泛应用于智能手机及TV领域。在驱动方式上，与LCD不同，LED属于电流驱动型，对薄膜晶体管(TFT)的电性变异较为敏感，面板像素电路的TFT阈值电压Vth均匀性和在应力(stress)下Vth的漂移均影响画面显示的准确性和均匀性，为了解决这一问题，引入了像素补偿电路。传统补偿电路需要的行扫描信号数量较多，不利于面板的窄边框化。
[0003]如图1a及图1b所示，图1a为一种传统像素电路的示意图，该像素电路带有内部补偿，图1b为采用图1a所示像素电路的面板架构示意图，由于需要三组信号Scan1、Scan2及Scan3，像素电路需要三组GOA电路，采用了传统像素电路的面板上因此设有GOA1、GOA2及GOA3三组GOA电路，因此，面板的边框宽度较宽，不利于microled的拼接，拼缝明显。由于microled需通过拼接成大尺寸面板，因此面板的边框宽度越窄越好，现有像素电路不利于面板的窄边框设计需求。

技术实现思路

[0004]因此，本技术的目的在于提供一种像素电路，适合显示面板的窄边框设计需求。
[0005]本技术的另一目的在于提供一种显示面板，适合显示面板的窄边框设计需求。
[0006]为实现上述目的，本技术提供了一种像素电路，包括：
[0007]第一薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接第二节点及第三节点；
[0008]第二薄膜晶体管，其栅极连接第二全局信号，源极和漏极分别连接直流高电压及第三节点；
[0009]第三薄膜晶体管，其栅极连接第一全局信号，源极和漏极分别连接第一节点及第三节点；
[0010]第四薄膜晶体管，其栅极连接第二全局信号，源极和漏极分别连接第二节点及第四节点；
[0011]第五薄膜晶体管，其栅极连接第三全局信号，源极和漏极分别连接第四节点及直流低电压；
[0012]第六薄膜晶体管，其栅极连接第三全局信号，源极和漏极分别连接第一节点及第五节点；
[0013]第七薄膜晶体管，其栅极连接控制信号，源极和漏极分别连接数据信号及第五节点；
[0014]第一电容，其连接于第五节点和直流低电压之间；
[0015]第二电容，其连接于第一节点和第四节点之间；以及
[0016]有机发光二极管，其阳极连接第二节点，阴极连接直流低电压。
[0017]其中，所述控制信号为移位寄存器信号。
[0018]其中，所述第一全局信号、第二全局信号及第三全局信号为交流信号。
[0019]其中，所述第一全局信号、第二全局信号及第三全局信号来自显示面板外围固定的交流信号源。
[0020]本技术还提供了一种显示面板，包括如前述任一项所述的像素电路。
[0021]综上，本技术的像素电路及显示面板，提供了带有内部补偿的像素电路且仅需一组GOA电路，利于显示面板的窄边框设计，利于microled显示面板的拼接。
附图说明
[0022]下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其他有益效果显而易见。
[0023]附图中，
[0024]图1a为一种传统像素电路的示意图；
[0025]图1b为采用图1a所示像素电路的面板架构示意图；
[0026]图2a为本技术像素电路一较佳实施例的电路示意图；
[0027]图2b为采用图2a所示像素电路的面板架构示意图；
[0028]图3a为采用图2a像素电路的显示面板的驱动时序示意图；
[0029]图3b为图2a像素电路中信号的时序示意图；
[0030]图4为图2a像素电路进行内部补偿时的时序示意图
[0031]图5为图2a的像素电路工作时的工作过程示意图。
具体实施方式
[0032]参见图2a，其为本技术像素电路一较佳实施例的电路示意图。本技术所提出的像素电路带有内部补偿功能，且仅需要一组GOA电路配合进行驱动，由于microled需通过拼接成大尺寸面板，因此面板的边框宽度越窄越好，本技术的像素电路利于显示面板的窄边框设计以及microled显示面板的拼接。
[0033]在此较佳实施例中，像素电路主要包括：
[0034]第一薄膜晶体管T1，其栅极连接第一节点M，源极和漏极分别连接第二节点N及第三节点P；
[0035]第二薄膜晶体管T2，其栅极连接第二全局信号G2，源极和漏极分别连接直流高电压VDD及第三节点P；
[0036]第三薄膜晶体管T3，其栅极连接第一全局信号G1，源极和漏极分别连接第一节点M及第三节点P；
[0037]第四薄膜晶体管T4，其栅极连接第二全局信号G2，源极和漏极分别连接第二节点N及第四节点F；
[0038]第五薄膜晶体管T5，其栅极连接第三全局信号G3，源极和漏极分别连接第四节点F
及直流低电压VSS；
[0039]第六薄膜晶体管T6，其栅极连接第三全局信号G3，源极和漏极分别连接第一节点M及第五节点K；
[0040]第七薄膜晶体管T7，其栅极连接控制信号Scan，源极和漏极分别连接数据信号Data及第五节点K；
[0041]第一电容C1，其连接于第五节点K和直流低电压VSS之间；
[0042]第二电容C2，其连接于第一节点M和第四节点F之间；以及
[0043]有机发光二极管OLED，其阳极连接第二节点N，阴极连接直流低电压VSS。
[0044]参见图2b，其为采用图2a所示像素电路的面板架构示意图，结合图2a可知，此较佳实施例的像素电路仅需一组GOA信号即控制信号Scan，以及G1，G2，G3全局信号，因此，仅需一组GOA电路配合以提供信号Scan即可，相应的采用此较佳实施例像素电路的显示面板的边框也较窄，利于microled显示面板的拼接。
[0045]参见图3a及图3b，图3a为采用图2a像素电路的显示面板的驱动时序示意图，图3b为图2a像素电路中各信号的时序示意图。结合图3a和图3b，显示面板在GOA电路的配合下进行逐帧(frame)顺序显示，在一帧时间内，配合GOA电路对显示面板上的像素进行逐行扫描，每一帧时间分为补偿阶段(Compensation)以及OLED发光阶段(Emission)，补偿阶段显示面板不发光；Scan信号为来自GOA电路的移位寄存器信号，帧(n)接收的当前帧的控制信号Scan(n)，帧(n+1)接收的当前帧的控制信号Scan(n+1)；每一帧时间内，每一行像素电路接收的Scan信号按照GOA电路中移位寄存器的特性逐行变化；G1，G2，G3为全局交流(AC)信号，每个像素电路中的全局信号G1，G2，G3均连接至显示面板外围固定的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：第一薄膜晶体管(T1)，其栅极连接第一节点(M)，源极和漏极分别连接第二节点(N)及第三节点(P)；第二薄膜晶体管(T2)，其栅极连接第二全局信号(G2)，源极和漏极分别连接直流高电压(VDD)及第三节点(P)；第三薄膜晶体管(T3)，其栅极连接第一全局信号(G1)，源极和漏极分别连接第一节点(M)及第三节点(P)；第四薄膜晶体管(T4)，其栅极连接第二全局信号(G2)，源极和漏极分别连接第二节点(N)及第四节点(F)；第五薄膜晶体管(T5)，其栅极连接第三全局信号(G3)，源极和漏极分别连接第四节点(F)及直流低电压(VSS)；第六薄膜晶体管(T6)，其栅极连接第三全局信号(G3)，源极和漏极分别连接第一节点(M)及第五节点(K)；第七薄膜晶体管(T7)，其栅极连接控制信号(Sc...

【专利技术属性】
技术研发人员：薛炎，余桂栅，钟朝伟，殷雪颖，黄凌峰，
申请(专利权)人：深圳职业技术学院，
类型：新型
国别省市：