静电放电器件以及包括该静电放电器件的显示驱动芯片制造技术

提供了一种静电放电(ESD)器件以及包括该静电放电器件的显示驱动芯片。所述ESD器件可以包括半导体衬底，所述半导体衬底包括第一区、第二区和器件隔离结构。所述第一区可以包括具有第一导电类型的第一杂质区、具有与所述第一导电类型相反的第二导电类型的第二杂质区、第一基阱和位于所述第一基阱中的第一阱。所述器件隔离结构可以位于所述第一杂质区与所述第二杂质区之间。所述第一基阱可以在所述衬底中围绕所述第一杂质区、所述第二杂质区和所述器件隔离结构的下部。所述第一阱可以具有所述第一导电类型。所述第一阱可以在第一方向上与所述器件隔离结构间隔开，且所述第一基阱的一部分位于所述第一阱与所述器件隔离结构之间。之间。之间。

【技术实现步骤摘要】
静电放电器件以及包括该静电放电器件的显示驱动芯片
[0001]相关申请的交叉引用
[0002]本申请基于于2021年9月6日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0118551、于2022年6月13日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0071725和于2022年8月3日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0096848并且要求上述申请的优先权，这些韩国专利申请的公开内容通过引用整体地并入本文。


[0003]专利技术构思涉及一种静电放电(ESD)器件，并且更具体地，涉及一种具有二极管结构的ESD器件和/或一种包括该ESD器件的显示驱动芯片。

技术介绍

[0004]出于各种原因，半导体器件可能瞬间暴露于几千伏或更高的ESD。当半导体器件暴露于ESD时，半导体器件可能由于半导体器件中的晶体管的栅极绝缘膜被破坏或金属
‑
硅结处的结尖峰而被毁坏或损坏。因此，ESD可能严重影响半导体器件的可靠性。为了限制和/或防止ESD导致的损坏，在电子装置中通常使用ESD器件或ESD保护电路。近来，随着电子装置被高度集成，芯片大小持续减小。因此，针对减小ESD器件或ESD保护电路的大小同时维持ESD电阻，正在进行持续研究。

技术实现思路

[0005]专利技术构思提供一种具有小尺寸和改善的可靠性的静电放电(ESD)器件，和/或一种包括该ESD器件的显示驱动芯片。
[0006]根据专利技术构思的实施例，一种ESD器件可以包括：半导体衬底，所述半导体衬底包括具有第一导电类型的第一杂质区、具有第二导电类型的第二杂质区、第一基阱(base well)和位于所述第一基阱中的第一阱，所述第二导电类型与所述第一导电类型相反；以及器件隔离结构，所述器件隔离结构位于所述第一杂质区与所述第二杂质区之间。所述第一基阱可以在所述半导体衬底中围绕所述第一杂质区、所述第二杂质区和所述器件隔离结构的下部。所述第一阱可以具有所述第一导电类型。所述第一阱可以在第一方向上与所述器件隔离结构间隔开，且所述第一基阱的一部分位于所述第一阱与所述器件隔离结构之间。
[0007]根据专利技术构思的实施例，一种ESD器件可以包括半导体衬底和器件隔离结构。所述半导体衬底可以包括第一区和第二区。所述第一区可以包括具有第一导电类型的第一区基阱、在所述第一区基阱中具有所述第一导电类型的第一阱、以及在所述第一阱上具有所述第一导电类型并且连接到第一电极的第一杂质区。所述第二区可以包括具有第二导电类型的第二区基阱、以及在所述第二区基阱上具有所述第二导电类型并且连接到第二电极的第二杂质区。所述第二导电类型可以与所述第一导电类型相反。所述器件隔离结构可以位于所述第一杂质区与所述第二杂质区之间。所述第一区和所述第二区可以在第一方向上彼此间隔开。
[0008]根据专利技术构思的实施例，一种显示驱动芯片可以包括电路区域、输入区域和输出区域。所述输出区域可以具有包括静电放电(ESD)器件在内的多个单元。所述ESD器件可以包括：P型半导体衬底；位于所述P型半导体衬底中的N型基阱；在所述N型基阱中并且具有第一导电类型的第一区基阱；在所述N型基阱中并且具有第二导电类型的第二区基阱，所述第二导电类型与所述第一导电类型相反；在所述第一区基阱中并且具有所述第一导电类型的第一阱；在所述第二区基阱中并且具有所述第二导电类型的第二阱；在所述第一阱上、具有所述第一导电类型并且连接到第一电极的第一杂质区；在所述第二阱上、具有所述第二导电类型并且连接到第二电极的第二杂质区；位于所述第一杂质区与所述第二杂质区之间的器件隔离结构；以及在所述第一杂质区和所述器件隔离结构上与所述第一杂质区和所述器件隔离结构至少部分重叠的硅化物防止结构。所述第一区基阱和所述第二区基阱可以在所述N型基阱中在第一方向上彼此间隔开。在所述第一区基阱中，所述第一阱与所述器件隔离结构可以在所述第一方向上间隔开。
附图说明
[0009]根据结合附图进行的以下详细描述，将更清楚地理解实施例，在附图中：
[0010]图1是根据一些实施例的静电放电(ESD)保护电路的等效电路图；
[0011]图2A和图2B是示意性地图示了根据一些实施例的ESD器件中的杂质区的形状的俯视图；
[0012]图3A是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0013]图3B是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0014]图3C是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0015]图3D是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0016]图3E是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0017]图3F是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0018]图3G是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0019]图3H是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0020]图3I是沿着具有图2A和图2B的俯视图的根据一些实施例的ESD器件的线I
‑
I
’
截取的截面图；
[0021]图4是示出了常规的具有P型二极管结构的ESD器件和根据示例实施例的具有P型二极管结构的ESD器件的导通电阻特性的曲线图；以及
[0022]图5是图示了根据一些实施例的包括ESD器件的显示驱动芯片的俯视图。
具体实施方式
[0023]以下，将参考附图详细地描述实施例。在附图中相同的附图标记被用于相同的组件，并且省略针对相同的组件已经给出的描述。
[0024]图1是根据示例实施例的静电放电(ESD)保护电路1的等效电路图。
[0025]参考图1，ESD保护电路1可以包括ESD器件100。在一些实施例中，ESD器件100可以与被保护目标器件302一起形成在衬底(参考图3A的110)上。在一些实施例中，可以通过输入/输出(I/O)焊盘304对被保护目标器件302施加信号电压。
[0026]根据示例实施例，ESD保护电路1可以包括两个或更多个ESD器件100。例如，E本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ESD器件，所述ESD器件即静电放电器件，所述ESD器件包括：半导体衬底，所述半导体衬底包括具有第一导电类型的第一杂质区、具有第二导电类型的第二杂质区、第一基阱和位于所述第一基阱中的第一阱，所述第二导电类型与所述第一导电类型相反；以及器件隔离结构，所述器件隔离结构位于所述第一杂质区与所述第二杂质区之间，其中，所述第一基阱在所述半导体衬底中围绕所述第一杂质区、所述第二杂质区和所述器件隔离结构的下部，所述第一阱具有所述第一导电类型，并且所述第一阱在第一方向上与所述器件隔离结构间隔开，且所述第一基阱的一部分位于所述第一阱与所述器件隔离结构之间。2.根据权利要求1所述的ESD器件，其中，所述第一基阱一体地覆盖所述第一杂质区、所述第二杂质区、所述器件隔离结构和所述第一阱。3.根据权利要求2所述的ESD器件，其中，所述半导体衬底还包括具有所述第二导电类型的第二阱，所述第二阱在所述第二杂质区下面位于所述第一基阱中，并且所述第二阱在所述第一方向上与所述第一阱间隔开。4.根据权利要求3所述的ESD器件，其中，所述第一基阱具有所述第二导电类型。5.根据权利要求1所述的ESD器件，其中，所述第一基阱包括位于所述第一杂质区下面的第一区基阱和位于所述第二杂质区下面的第二区基阱，所述第一阱在所述第一方向上与所述器件隔离结构间隔开，所述第一区基阱的一部分位于所述器件隔离结构与所述第一阱之间，并且在所述器件隔离结构下面，所述第一区基阱和所述第二区基阱在所述第一方向上彼此间隔开。6.根据权利要求5所述的ESD器件，其中，所述半导体衬底还包括在所述第二区基阱中的具有所述第二导电类型的第二阱，并且所述第二杂质区位于所述第二阱上。7.根据权利要求5所述的ESD器件，其中，所述第一杂质区的杂质浓度大于所述第一阱的杂质浓度，并且所述第一阱的所述杂质浓度大于所述第一区基阱的杂质浓度。8.根据权利要求5所述的ESD器件，其中，所述器件隔离结构包括在垂直方向上与所述第一区基阱重叠的第一部分和在垂直方向上与所述第二区基阱重叠的第二部分，并且所述第一部分在所述第一方向上的尺寸小于所述第二部分在所述第一方向上的尺寸。9.根据权利要求1所述的ESD器件，其中，所述半导体衬底还包括在所述半导体衬底中围绕所述第一基阱的第二基阱。10.一种ESD器件，所述ESD器件即静电放电器件，所述ESD器件包括：半导体衬底，所述半导体衬底包括第一区和第二区，
所述第一区包括：具有第一导电类型的第一区基阱、在所述第一区基阱中具有所述第一导电类型的第一阱、以及在所述第一阱上具有所述第一导电类型并且连接到第一电极的第一杂质区，所述第二区包括：具有第二导电类型的第二区基阱、以及在所述第二区基阱上具有所述第二导电类型并且连接到第二电极的第二杂质区，所述第二导电类型与所述第一导电类型相反；以及器件隔离结构，所述器件隔离结构位于所述第一杂质区与所述第二杂质区之间，其中，所述第一区和所述第二区在第...

【专利技术属性】
技术研发人员：高在赫，康彰植，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：