掩模工艺校正方法和使用其制造光刻掩模的方法技术

提供制造光刻掩模的方法和准备掩模数据的方法。制造光刻掩模的方法包括对掩模流片(MTO)设计布局执行掩模工艺校正(MPC)。执行MPC可包括识别多个单位单元(各自在MTO设计布局中迭代并且包括多个曲线图案)，并且对多个单位单元中的至少一个执行基于模型的MPC。这些方法还可包括基于执行了MPC的MTO设计布局来执行电子束曝光。对多个单位单元中的至少一个执行基于模型的MPC可基于多个曲线图案的纵横比、大小、弯曲边缘的曲率、密度和占空比中的至少一个。至少一个。至少一个。

【技术实现步骤摘要】
掩模工艺校正方法和使用其制造光刻掩模的方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年9月6日提交的韩国专利申请No.10
‑
2021
‑
0118545的优先权，其公开内容以引用方式并入本文。


[0003]本专利技术构思涉及一种掩模工艺校正(MPC)方法和使用其制造光刻掩模的方法。

技术介绍

[0004]半导体装置制造工艺中的光刻是通过利用例如光束照射施加在基板上的感光膜来形成光刻掩模中先前形成的电路图案的工艺。最近，电路布局的图案之间的线宽已大大减小。为了适应这些减小，曝露于极紫外(EUV)光和电子束的重要性已增加。另外，在制造光刻掩模的工艺中，可能存在由于光刻掩模的相邻图案之间的光学干涉效应而引起的误差，以及光学和化学系统误差。因此，正在研究校正误差的各种方法。

技术实现思路

[0005]本专利技术构思提供了一种计算效率高从而增加MPC的速度的掩模工艺校正(MPC)方法以及使用其制造光刻掩模的方法。
[0006]根据本专利技术构思的一方面，提供了一种制造光刻掩模的方法。该方法包括对用于制造光刻掩模的掩模流片(MTO)设计布局执行掩模工艺校正(MPC)，然后通过基于执行了MPC的MTO设计布局执行电子束曝光来制造光刻掩模。在这些实施例中的一些中，执行MPC包括识别多个单位单元(各自在MTO设计布局中迭代并且包括多个曲线图案)，并且对多个单位单元中的任一个执行基于模型的MPC。
[0007]根据本专利技术构思的另一方面，提供了一种制造光刻掩模的方法。该方法包括对MTO设计布局执行MPC，然后通过基于执行了MPC的MTO设计布局执行电子束曝光来制造光刻掩模。执行MPC可包括识别多个单位单元(各自在MTO设计布局中迭代并且包括曲线图案、凸图案、凹图案和线性图案)，并且对多个单位单元中的任一个执行基于模型的MPC。
[0008]根据本专利技术构思的另一方面，提供了一种准备掩模数据的方法。该方法包括识别多个单位单元，每个单位单元在使用反向光刻技术(ILT)生成的MTO设计布局中迭代，并且包括具有椭圆弯曲边缘的多个曲线图案。该方法还可包括使用多个弯曲图案的纵横比、尺寸、弯曲边缘的曲率、密度和占空比中的至少一个作为因子来对多个单位单元中的任一个执行基于模型的MPC。
附图说明
[0009]本专利技术构思的实施例将从以下结合附图进行的详细描述更清楚地理解，在附图中：
[0010]图1是示出根据实施例的制造光刻掩模的方法的流程图；
[0011]图2是示出根据示例实施例的掩模工艺校正(MPC)的流程图；
[0012]图3是示出根据示例实施例的掩模流片(tape out)(MTO)设计布局的平面图；
[0013]图4是示出图2所示的单位单元的局部平面图；
[0014]图5和图6是示出包括在图3的单位单元中的任一个曲线图案和围绕其的每个曲线图案的部分的局部平面图；
[0015]图7是示出根据示例实施例的制造光刻掩模的方法的流程图；
[0016]图8是示出根据示例实施例的包括在掩模数据准备中的MPC的流程图；
[0017]图9是示出根据另一示例实施例的MPC方法的流程图。
具体实施方式
[0018]以下，参照附图详细描述本专利技术构思的实施例。相同的标号用于附图中的相同组件，并且省略其冗余描述。
[0019]图1是示出根据实施例的制造光刻掩模的方法的流程图。参照图1，可在操作P10中提供设计布局。设计布局可包括用于制造半导体装置的各种几何图案。设计布局的图案可由包括具有预设宽度并水平延伸的线图案和具有弯曲边缘的曲线图案的各种几何图案组成。设计布局的各种几何图案可对应于实现于基板(例如，半导体晶圆)上以制造半导体装置的各种组件的金属图案、氧化物图案、半导体图案等。组件可包括例如有源区域、栅电极、金属线或层间互连件的过孔、结合焊盘等。组件可形成在半导体基板上或者形成在沉积在半导体基板上的各种材料层上。
[0020]设计布局可存储为包括关于几何图案的信息的一个或更多个数据文件。例如，设计布局可存储为计算机可读的任何合适的数据格式，例如图形数据系统II(GDSII)数据格式、Caltech中间形式(CIF)数据格式或开放艺术品系统交换标准(OASIS)数据格式。
[0021]可在操作P20中执行光学邻近校正(OPC)。随着集成电路的临界尺寸的大小减小并且其密度增加，电路图案或物理设计的临界尺寸接近相关技术的光刻技术中使用的曝光设备的分辨率极限。开发了OPC工艺以将图案转移到基板上，图案包括小于光刻工艺中使用的光的波长的特征。
[0022]随着图案小型化(例如，微粒化)，在实现图案的曝光工艺期间由于相邻图案之间的影响而发生光学邻近效应(OPE)。OPC是通过校正掩模上的图案布局来减小OPE的方法。可通过改变图案的边缘片段的位置或通过向图案添加多边形来执行图案布局的校正。
[0023]更详细地，OPC可以是改变物理设计(即，设计布局)以补偿由诸如邻近特征对特征的光学衍射和光学相互作用的效应导致的失真的工艺。OPC包括在形成标线时执行的所有曝光分辨率增强技术。开发了OPC以转移具有小于光刻工艺中使用的光的波长的特征的图案。
[0024]例如，OPC可包括向掩模图案添加亚分辨率光刻特征以减小原始设计布局与实际转移到基板(例如，硅晶圆)上的电路图案之间的差异。亚分辨率光刻特征可通过与设计布局中的图案相互作用来补偿邻近效应，因此，可改进转移到基板上的电路图案。
[0025]用于改进图案转移的一个示例是亚分辨率辅助特征(SRAF)。改进图案转移的另一示例被称为"衬线(serifs)"。衬线是可被放置在图案的内角或外角上以锐化转移到基板上的图案的角的特征。针对SRAF的工艺所需的精度可小于旨在印刷在基板上的设计图案的精
度。
[0026]反向光刻技术(ILT)是一种OPC技术。ILT是根据旨在形成在基板(例如，硅晶圆)上的图案直接计算形成在标线上的图案的工艺。ILT可包括使用要实现于基板上的图案作为输入来反向模拟光刻工艺。根据ILT推导的标线图案可由纯曲线(即，完美非直线)组成，并且可包括圆形图案、基本上圆形图案、环形图案、基本上环状图案、椭圆图案和/或基本上椭圆图案。这里，ILT、OPC、源掩模优化(SMO)和计算光刻是可互换使用的术语。
[0027]可重复地执行OPC，并且随着OPC重复，使用修改的图案形成在基板上的图案可更接近初始设计布局。OPC可基于预设成本函数来结束，或者可在迭代次数达到目标次数时结束。
[0028]在操作P30中，掩模流片(MTO)设计布局的数据可被发送至掩模制造团队。根据示例实施例，MTO设计布局指示在电子和光子学设计中发送以用于流片之前集成电路或印刷电路板的设计过程的最终结果。即，MTO设计布局可指示完成OPC的设计布局。根据一些实施例，MTO设计布局的数据可具有电子设计自动化(EDA)软件等中使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造光刻掩模的方法，包括：对掩模流片设计布局执行掩模工艺校正，所述掩模工艺校正包括：(i)识别多个单位单元，其各自在所述掩模流片设计布局中迭代并且包括多个曲线图案，以及(ii)对所述多个单位单元中的至少一个执行基于模型的掩模工艺校正。2.根据权利要求1所述的方法，还包括：通过基于执行了所述掩模工艺校正的掩模流片设计布局执行电子束曝光来制造所述光刻掩模。3.根据权利要求1所述的方法，其中，基于所述多个曲线图案的纵横比、大小、弯曲边缘的曲率、密度和占空比中的至少一个对所述多个单位单元中的至少一个执行基于模型的掩模工艺校正。4.根据权利要求2所述的方法，其中，所述多个曲线图案排列以构成行和列，并且所述多个曲线图案中的每一个的弯曲边缘具有椭圆形状；并且其中，执行掩模工艺校正还包括将基于所述多个单位单元中的任一个计算的所述多个曲线图案的偏置应用于所述多个单位单元中的每一个。5.根据权利要求4所述的方法，其中，所述多个曲线图案中的每一个包括所述弯曲边缘的长轴上的第一顶点和第二顶点以及所述弯曲边缘的短轴上的第三顶点和第四顶点；并且其中，应用偏置包括将偏置依次应用于所述第一顶点至所述第四顶点以确定第一偏置顶点至第四偏置顶点，所述第一偏置顶点至所述第四偏置顶点分别是所述第一顶点至所述第四顶点的校正位置。6.根据权利要求5所述的方法，其中，所述执行掩模工艺校正还包括通过基于所述第一偏置顶点至所述第四偏置顶点修改所述多个曲线图案来确定偏置弯曲边缘。7.根据权利要求6所述的方法，其中，在执行掩模工艺校正之前，基于所述多个曲线图案的曲率确定所述偏置弯曲边缘。8.根据权利要求7所述的方法，其中，所述第一顶点和所述第三顶点之间的弯曲边缘的部分的曲率等于所述第一偏置顶点和所述第三偏置顶点之间的偏置弯曲边缘的部分的曲率。9.根据权利要求1所述的方法，其中，所述掩模流片设计布局是通过反向光刻技术生成的。10.根据权利要求1所述的方法，其中，所述多个曲线图案对应于形成在晶圆上的接触件。11.一种制造光刻掩模的方法，包括：对掩模流片设计布局执行掩模工艺校正，所述掩模工艺校正包括：(i)识别多个单位单元，其各自在所述掩模流片设计布局中迭代并且包括曲线图案、凸图案、凹图案和线性图案，以及(ii)对所述多个单位单元中的任一个执行基于模型的掩模工...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：