光学邻近校正方法、掩模制造方法及半导体芯片制造方法技术

一种制造半导体芯片的方法，包括：设计针对半导体芯片的布局；对布局执行光学邻近校正(OPC)；在执行OPC之后，制造掩模；以及使用掩模制造半导体芯片，其中，与掩模的矩形图案相对应的多个OPC形状被包括在掩模中，并且多个OPC形状中的至少一个OPC形状包括多边缘拐角倒圆OPC形状。OPC形状。OPC形状。

【技术实现步骤摘要】
光学邻近校正方法、掩模制造方法及半导体芯片制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年9月6日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0118357的优先权，其全部公开内容通过引用合并于此。


[0003]本专利技术构思涉及光学邻近校正(OPC)、使用其的掩模制造方法以及半导体芯片制造方法。

技术介绍

[0004]通常，半导体芯片的图案通过光刻工艺和蚀刻工艺来形成。首先，设计图案，并在晶片上形成图案的布局，以制作半导体芯片。当电路图案通过光刻工艺从掩模转移到晶片上以在晶片上形成电路图案(在下文中，被称为“转移的电路图案”)时，晶片上的转移的电路图案与掩模上的设计的电路图案之间可能存在差异。这种差异可能是由于光刻工艺中的光学邻近效应或蚀刻工艺中的负载效应导致的。作为用于将掩模上的电路图案准确地转移到晶片上的方法，使用用于考虑晶片上的转移的电路图案的变形来校正掩模上的电路图案的工艺邻近校正(PPC)技术。工艺邻近校正技术预先预测和分析光学邻近效应和负载效应，并根据分析结果来校正掩模上的电路图案的布局，而OPC方法主要用于光刻工艺中。OPC方法分为基于模型的OPC和基于规则的OPC。基于模型的OPC是通过将一个模型应用于晶片上的所有芯片(全芯片)来校正掩模的电路图案的方法。基于规则的OPC是通过将一个规则应用于晶片上的所有芯片来校正掩模的电路图案的方法。

技术实现思路

[0005]本专利技术构思的一个方面是提供一种用于克服光束的衍射限制的光学邻近校正(OPC)方法，以及使用其的掩模制造方法和半导体芯片/器件制造方法。
[0006]本专利技术构思的目的是提供一种用于降低工艺成本的OPC方法，以及使用其的掩模制造方法和半导体芯片/器件制造方法。
[0007]根据本专利技术构思的一个方面，一种制造半导体芯片的方法，包括：设计针对半导体芯片的布局；对布局执行光学邻近校正(OPC)；在执行OPC之后，制造与布局相对应的掩模；以及使用掩模制造半导体芯片，其中，与掩模的矩形图案相对应的多个OPC形状被包括在OPC模型中，并且多个OPC形状中的至少一个OPC形状包括多边缘拐角倒圆OPC形状。
[0008]根据本专利技术构思的另一方面，一种用于制造半导体芯片的光学邻近校正(OPC)方法，包括：在矩形图案中选择多边缘目标图案；对所选矩形形状进行拐角削切，以生成多边缘；在每条多边缘上生成评估点；通过在每个角处进行倒圆来执行OPC仿真；计算在评估点处的边缘放置误差(EPE)；确定计算值是否低于先前迭代值；当计算值低于先前迭代值时，确定执行仿真的次数是否为最后一次迭代；当执行仿真的次数为最后一次迭代时，确定是否不存在掩模规则检查(MRC)违反；以及当不存在MRC违反时，确定最终的OPC形状。
[0009]根据本专利技术构思的另一方面，一种制造针对半导体芯片的掩模的方法，包括：对布局执行OPC；在执行OPC之后，接收掩模流片(MTO)设计数据；在接收MTO设计数据之后，执行掩模数据准备；在执行掩模数据准备之后，使用电子束基于掩模数据对针对掩模的衬底执行曝光工艺；以及在曝光工艺之后，通过执行显影、蚀刻或清洁工艺来形成掩模，其中，执行OPC包括：在矩形图案中选择要被执行第一OPC的第一目标；在第一目标中选择要被执行第二OPC的第二目标；对除第二目标之外的第一目标执行第一OPC；以及对第二目标执行第二OPC。
[0010]根据本专利技术构思的另一方面，一种执行光学邻近校正(OPC)的计算设备，包括：至少一个存储器件，被配置为存储至少一个指令；以及至少一个处理器，被配置为执行至少一个指令，其中，至少一个处理器从布局中选择多边缘拐角倒圆OPC形状目标；并且执行至少一个指令，以对所选目标执行多边缘拐角倒圆OPC。
附图说明
[0011]根据结合附图给出的以下详细描述，将更清楚地理解本专利技术构思的以上和其他方面、特征和优点，在附图中：
[0012]图1是示出了根据本专利技术构思的实施例的执行光学邻近校正(OPC)的计算系统1000的框图；
[0013]图2是示出了根据本专利技术构思的实施例的制造半导体芯片/器件的方法的流程图；
[0014]图3是示出了图2所示的OPC方法的流程图；
[0015]图4A是示出了一般掩模上的图案的形状的图，图4B是示出了根据本专利技术构思的实施例的掩模上的图案的弯曲(曲线)的图；
[0016]图5A、图5B、图5C和图5D是示出了根据本专利技术构思的实施例的OPC形状的图；
[0017]图6是示出了根据本专利技术构思的实施例的OPC方法的流程图；
[0018]图7是示出了根据本专利技术构思的实施例的OPC方法的示例的流程图；
[0019]图8A和图8B是示出了与第一点相关的OPC仿真结果的比较的图；
[0020]图9A和图9B是示出了与第二点相关的OPC仿真结果的比较的图；
[0021]图10是概念性地示出了根据本专利技术构思的实施例的生成OPC模型的过程的图；
[0022]图11是示出了根据本专利技术构思的另一实施例的OPC方法的流程图；
[0023]图12是示出了根据本专利技术构思的实施例的制造极紫外(EUV)掩模的方法的过程的流程图；
[0024]图13是示出了根据本专利技术构思的另一实施例的制造EUV掩模的方法的流程图；以及
[0025]图14是示出了根据本专利技术构思的实施例的制造半导体芯片/器件的方法的流程图。
具体实施方式
[0026]在下文中，将参照附图描述本专利技术构思的示例实施例。
[0027]图1是示出了根据本专利技术构思的实施例的执行光学邻近校正(OPC)的计算系统1000的框图。参考图1，计算系统1000可以包括连接到系统总线1001的至少一个处理器
1100、存储器件1200、输入/输出(I/O)设备1300和辅助存储器1400。
[0028]例如，计算系统1000可以被提供为用于生成/校正OPC模型的方法的专用设备或用于执行包括该方法的半导体设计的专用设备。例如，计算系统1000可以包括各种设计和验证仿真程序。处理器1100、存储器件1200、I/O设备1300和辅助存储器1400可以通过系统总线1001电连接，并且可以彼此交换数据。然而，系统总线1001的配置不限于以上描述，并且还可以包括用于有效管理的中间单元。
[0029]如本文所使用的，被描述为“电连接”的组件被配置为使得电信号可以从一个组件传输到另一个组件(尽管这种电信号在其传输时可能在强度上衰减，并且可能被选择性地传输)。
[0030]处理器1100可以被实现为执行至少一个指令。例如，处理器1100可以被实现为执行要在计算系统1000中执行的软件(应用程序、操作系统、设备驱动程序)。处理器1100可以执行加载到存储器件1200中的操作系统。处理器1100可以执行要基于操作系统来驱动的各种应用程序。例如，处理器1100可以是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体芯片的方法，所述方法包括：设计针对半导体芯片的布局；对所述布局执行光学邻近校正OPC；在执行所述OPC之后，制造与所述布局相对应的掩模；以及使用所述掩模制造所述半导体芯片，其中，与所述掩模的矩形图案相对应的多个OPC形状被包括在OPC模型中，并且所述多个OPC形状中的至少一个OPC形状包括多边缘拐角倒圆OPC形状。2.根据权利要求1所述的方法，其中，所述多个OPC形状中的至少一个OPC形状包括多边缘OPC形状。3.根据权利要求1所述的方法，其中，执行所述OPC包括：从所述布局中选择多边缘拐角倒圆OPC形状目标；以及对所选目标执行多边缘拐角倒圆OPC。4.根据权利要求3所述的方法，其中，选择所述多边缘拐角倒圆OPC形状目标包括：使用掩模规则检查MRC和至少一个图像参数来选择所述多边缘拐角倒圆OPC形状目标。5.根据权利要求4所述的方法，其中，所述至少一个图像参数包括归一化的图像对数斜率NILS或掩模误差增强因子MEEF。6.根据权利要求4所述的方法，其中，选择所述多边缘拐角倒圆OPC形状目标包括：将所述布局的矩形图案中的NILS小于第一值、MEEF大于第二值并且MRC小于第三值的图案确定为热点。7.根据权利要求3所述的方法，其中，执行所述多边缘拐角倒圆OPC包括：通过在对角方向上切割所述所选目标的拐角来生成可移动的多边缘；以及在每条边缘上添加控制点。8.根据权利要求7所述的方法，其中，执行所述多边缘拐角倒圆OPC还包括：计算每个控制点处的边缘放置误差EPE。9.根据权利要求7所述的方法，其中，执行所述多边缘拐角倒圆OPC还包括：通过根据在每个角处设置的半径应用倒圆来生成轮廓。10.根据权利要求7所述的方法，其中，迭代执行所述多边缘拐角倒圆OPC直到边缘放置误差EPE最小化。11.一种用于制造半导体芯片的光学邻近校正OPC方法，所述OPC方法包括：在矩形图案中选择多边缘目标图案；对所选矩形图案进行拐角削切，以生成多边缘；在每条多边缘上生成评估点；通过在每个角处进行倒圆来执行OPC仿真；计算在所述评估点处的边缘放置误差EPE；确定EPE的计算值是否低于先前迭代...

【专利技术属性】
技术研发人员：任媛柱，郑鲁永，李尚和，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：