半导体封装制造技术

技术编号:36818339 阅读:9 留言:0更新日期:2023-03-12 00:39
一种半导体封装包括第一半导体芯片,第一半导体芯片包括第一半导体基板和穿透第一半导体基板的至少一部分的多个第一贯通电极。多个第二半导体包括第二半导体基板,所述多个第二半导体芯片堆叠在第一半导体芯片上。多个接合焊盘布置在第一半导体芯片和所述多个第二半导体芯片之间。芯片接合绝缘层布置在第一半导体芯片和所述多个第二半导体芯片之间。至少一个支撑虚设基板堆叠在所述多个第二半导体芯片上并具有布置在其下表面上的支撑接合绝缘层。缘层。缘层。

【技术实现步骤摘要】
半导体封装


[0001]本专利技术构思涉及半导体封装,更具体地,涉及具有堆叠的半导体芯片的半导体封装。

技术介绍

[0002]随着期望电子产品的小型化、高容量和高性能,也期望半导体封装的高集成和高速度。为此,已经开发了具有包括堆叠的半导体芯片的多个半导体芯片的半导体封装。

技术实现思路

[0003]本专利技术构思提供了具有堆叠的半导体芯片并具有改善的结构可靠性的半导体封装。
[0004]为了实现上述技术问题,本专利技术构思提供如下的半导体封装。
[0005]根据本专利技术构思的一方面,提供了一种半导体封装,其包括:第一半导体芯片,包括具有彼此相反的有源表面和无源表面的第一半导体基板,第一半导体芯片包括穿透第一半导体基板的至少一部分的多个第一贯通电极;多个第二半导体芯片,包括具有彼此相反的有源表面和无源表面的第二半导体基板,第二半导体基板的有源表面面对第一半导体基板的无源表面,所述多个第二半导体芯片堆叠在第一半导体芯片上;多个接合焊盘,布置在第一半导体芯片和所述多个第二半导体芯片之间;芯片接合绝缘层,被配置为围绕所述多个接合焊盘并布置在第一半导体芯片和所述多个第二半导体芯片之间;以及至少一个支撑虚设基板,堆叠在所述多个第二半导体芯片上并具有布置在其下表面上的支撑接合绝缘层,其中所述多个第二半导体芯片中的至少一些包括穿透第二半导体基板的至少一部分的多个第二贯通电极,其中所述多个接合焊盘将所述多个第一贯通电极电连接到所述多个第二贯通电极,其中所述至少一个支撑虚设基板的总垂直高度大于第一半导体芯片和所述多个第二半导体芯片中每个的各自的垂直高度。
[0006]根据本专利技术构思的另一方面,提供了一种半导体封装,其包括:高带宽存储器(HBM)控制器管芯,包括具有彼此相反的有源表面和无源表面的第一半导体基板,HBM控制器管芯包括穿透第一半导体基板的至少一部分的多个第一贯通电极;多个动态随机存取存储器(DRAM)管芯,包括具有彼此相反的有源表面和无源表面的第二半导体基板,第二半导体基板的有源表面面对第一半导体基板的无源表面,所述多个DRAM管芯堆叠在第一半导体基板上;多个接合焊盘,布置在HBM控制器管芯和所述多个DRAM管芯之间;芯片接合绝缘层,被配置为围绕所述多个接合焊盘并布置在HBM控制器管芯和所述多个DRAM管芯之间;以及多个支撑虚设基板,依次堆叠在所述多个DRAM管芯上并具有附接到其每个下表面的支撑接合绝缘层,其中所述多个DRAM管芯当中的除了最上面的DRAM管芯以外的剩余的 DRAM管芯包括多个第二贯通电极,所述多个第二贯通电极穿透第二半导体基板的至少一部分并通过所述多个接合焊盘电连接到所述多个第一贯通电极,其中所述多个支撑虚设基板中的每个的垂直高度等于或小于第一半导体基板和所述多个DRAM管芯中每个的垂直高度,其中所述
多个支撑虚设基板的总垂直高度大于第一半导体基板和所述多个DRAM管芯中每个的各自的垂直高度。
[0007]根据本专利技术构思的另一方面,提供了一种半导体封装,其包括:高带宽存储器(HBM)控制器管芯,包括具有彼此相反的有源表面和无源表面的第一半导体基板,HBM控制器管芯包括穿透第一半导体基板的至少一部分的多个第一贯通电极,HBM控制器管芯具有第一水平宽度和第一垂直高度;多个DRAM管芯,包括具有彼此相反的有源表面和无源表面的第二半导体基板,第二半导体基板的有源表面面对第一半导体基板的无源表面并堆叠在第一半导体芯片上,所述多个DRAM管芯每个具有小于第一水平宽度的第二水平宽度、和第二垂直高度;多个接合焊盘,布置在HBM控制器管芯和所述多个DRAM管芯之间;芯片接合绝缘层,被配置为围绕所述多个接合焊盘并布置在HBM控制器管芯和所述多个DRAM管芯之间;多个支撑虚设基板,具有附接到其每个下表面的支撑接合绝缘层并依次堆叠在所述多个 DRAM管芯上,并且每个支撑虚设基板具有小于第二水平宽度的第三水平宽度以及等于或小于第一垂直高度和第二垂直高度的第三垂直高度;以及封装模制层,覆盖HBM控制器管芯的上表面、所述多个DRAM管芯的侧表面和所述多个支撑虚设基板的侧表面,但暴露所述多个支撑虚设基板当中的最上面的支撑虚设基板的上表面而不覆盖最上面的支撑虚设基板的上表面,其中所述多个支撑虚设基板的总垂直高度大于第一垂直高度和第二垂直高度。
附图说明
[0008]本专利技术构思的实施方式将由以下结合附图的详细描述被更清楚地理解,附图中:
[0009]图1A至图4B各自是示出根据本专利技术构思的示例实施方式的半导体封装的截面图;
[0010]图5A至图5I是示出根据示例实施方式的制造半导体封装的方法的截面图;
[0011]图6A和图6B是示出根据示例实施方式的制造半导体封装的方法的截面图;
[0012]图7A至图7D是示出根据示例实施方式的制造半导体封装的方法的截面图;
[0013]图8A和图8B是示出根据示例实施方式的制造半导体封装的方法的截面图;以及
[0014]图9至图11是用于概念性地说明根据本专利技术构思的实施方式的在制造半导体封装的方法中形成接合焊盘的工艺的截面图。
[0015]对应的附图标记贯穿附图的若干视图指示对应的部分。
具体实施方式
[0016]现在将参照附图更全面地描述示例实施方式。
[0017]图1A至图4B各自是示出根据本专利技术构思的示例实施方式的半导体封装的截面图。在图1A至图4B中,相同的附图标记表示相同的构件,并且重复的描述可以被省略。
[0018]参照图1A,半导体封装1000包括第一半导体芯片100和多个第二半导体芯片200。尽管半导体封装1000在图1A中被示出为包括四个第二半导体芯片200,但本专利技术构思不限于此。例如,半导体封装1000可以包括两个或更多个第二半导体芯片200。在一些实施方式中,半导体封装1000可以包括 4个第二半导体芯片200的倍数。多个第二半导体芯片200可以依次堆叠在第一半导体芯片100上。为了便于描述,多个第二半导体芯片200当中最下面的第二半导体芯片200可以被称为最下面的第二半导体芯片200L,最上面的第二半导体芯片200可以被称为最上面的第二半导体芯片200H。
[0019]半导体封装1000中包括的第一半导体芯片100和多个第二半导体芯片 200可以通过多个接合焊盘320电连接以交换信号并提供电力和接地。例如,多个接合焊盘320可以分别布置在第一半导体芯片100和最下面的第二半导体芯片200L之间以及在两个相邻的第二半导体芯片200之间。
[0020]例如,多个接合焊盘320可以由包括Cu的材料制成。在多个接合焊盘 320当中,布置在第一半导体芯片100和最下面的第二半导体芯片200L之间的接合焊盘320可以被称为第一接合焊盘,布置在两个相邻的第二半导体芯片200之间的接合焊盘320可以被称为第二接合焊盘。
[0021]第一半导体芯片100可以包括具有彼此相反的有源表面和无源表面的第一半导体基板110、形成在第一半导体基板110的有源表面上的第一半本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体封装,包括:第一半导体芯片,包括具有彼此相反的有源表面和无源表面的第一半导体基板,所述第一半导体芯片包括穿透所述第一半导体基板的至少一部分的多个第一贯通电极;多个第二半导体芯片,包括具有彼此相反的有源表面和无源表面的第二半导体基板,所述第二半导体基板的所述有源表面面对所述第一半导体基板的所述无源表面,所述多个第二半导体芯片堆叠在所述第一半导体芯片上;多个接合焊盘,布置在所述第一半导体芯片和所述多个第二半导体芯片之间;芯片接合绝缘层,被配置为围绕所述多个接合焊盘并布置在所述第一半导体芯片和所述多个第二半导体芯片之间;以及至少一个支撑虚设基板,堆叠在所述多个第二半导体芯片上并具有布置在其下表面上的支撑接合绝缘层,其中所述多个第二半导体芯片中的至少一些包括穿透所述第二半导体基板的至少一部分的多个第二贯通电极,其中所述多个接合焊盘将所述多个第一贯通电极电连接到所述多个第二贯通电极,其中所述至少一个支撑虚设基板的总垂直高度大于所述第一半导体芯片和所述多个第二半导体芯片中每个的各自的垂直高度。2.根据权利要求1所述的半导体封装,其中所述至少一个支撑虚设基板包括堆叠在所述多个第二半导体芯片上的多个支撑虚设基板,以及所述多个支撑虚设基板中的至少一些的各自的垂直高度等于或小于所述第一半导体芯片和所述多个第二半导体芯片中每个的各自的垂直高度。3.根据权利要求2所述的半导体封装,其中所述多个支撑虚设基板当中的最上面的支撑虚设基板的垂直高度小于所述多个支撑虚设基板当中的剩余的支撑虚设基板的每个的垂直高度。4.根据权利要求2所述的半导体封装,其中所述多个支撑虚设基板当中的最上面的支撑虚设基板的垂直高度大于所述多个支撑虚设基板当中的剩余的支撑虚设基板、所述第一半导体芯片和所述多个第二半导体芯片中每个的各自的垂直高度。5.根据权利要求1所述的半导体封装,其中仅一个支撑虚设基板堆叠在所述多个第二半导体芯片上,所述一个支撑虚设基板具有比所述第一半导体芯片和所述多个第二半导体芯片中每个的各自的垂直高度大的垂直高度。6.根据权利要求1所述的半导体封装,其中所述多个第二半导体芯片的水平宽度小于所述第一半导体芯片的水平宽度,其中所述至少一个支撑虚设基板的水平宽度小于所述多个第二半导体芯片的所述水平宽度。7.根据权利要求1所述的半导体封装,其中,在覆盖所述多个第二半导体芯片当中的最上面的第二半导体芯片的上表面的所述支撑接合绝缘层中,与所述至少一个支撑虚设基板垂直重叠的部分的厚度大于不与所述至少一个支撑虚设基板垂直重叠的部分的厚度。8.根据权利要求1所述的半导体封装,其中,在覆盖所述第一半导体芯片的上表面的芯片接合绝缘层中,在垂直方向上与所述多个第二半导体芯片重叠的部分的厚度具有比不与
所述多个第二半导体芯片垂直重叠的部分大的值。9.根据权利要求1所述的半导体封装,其中所述至少一个支撑虚设基板是裸晶片的一部分,其中所述多个第二半导体芯片当中的最上面的第二半导体芯片不具有所述第二贯通电极,其中所述支撑接合绝缘层的上表面和下表面仅与半导体材料接触。10.根据权利要求1所述的半导体封装,其中所述多个接合焊盘、所述芯片接合绝缘层和所述支撑接合绝缘层中的每个被扩散接合以各自形成一个整体。11.一种半导体封装,包括:高带宽存储器(HBM)控制器管芯,包括具有彼此相反的有源表面和无源表面的第一半导体基板,所述HBM控制器管芯包括穿透所述第一半导体基板的至少一部分的多个第一贯通电极;多个动态随机存取存储器(DRAM)管芯,包括具有彼此相反的有源表面和无源表面的第二半导体基板,所述第二半导体基板的所述有源表面面对所述第一半导体基板的所述无源表面,所述多个DRAM管芯堆叠在所述第一半导体基板上;多个接合焊盘,布置在所述HBM控制器管芯和所述多个DRAM管芯之间;芯片接合绝缘层,被配置为围绕所述多个接合焊盘并...

【专利技术属性】
技术研发人员:池永根姜芸炳李相勋李忠善
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1