【技术实现步骤摘要】
半导体装置和制造该半导体装置的方法
[0001]本申请要求于2021年9月8日在韩国知识产权局提交的第10
‑
2021
‑
0119822号韩国专利申请的优先权,该韩国专利申请的公开内容通过引用全部包含于此。
[0002]一些示例实施例涉及一种半导体装置和/或一种制造该半导体装置的方法,并且更具体地,涉及一种包括场效应晶体管的半导体装置和/或一种制造该半导体装置的方法。
技术介绍
[0003]半导体装置包括集成电路,该集成电路包括金属氧化物半导体场效应晶体管(MOSFET)。随着半导体装置的尺寸和/或设计规则逐渐减小,MOSFET的尺寸也逐渐按比例缩小。MOSFET的按比例缩小可能使半导体装置的操作特性劣化。因此,已经进行了各种研究以开发制造半导体装置的方法,该半导体装置具有优异的性能,同时克服了由半导体装置的高集成度引起的限制。
技术实现思路
[0004]本专利技术构思的一些实施例提供了一种具有增加的可靠性的半导体装置和制造该半导体装置的方法。
[0005]根据一些示例实施例,一种半导体装置可以包括:逻辑单元,位于基底上,逻辑单元包括PMOSFET区域和NMOSFET区域;以及第一金属层,位于逻辑单元上。第一金属层可以包括:第一电力线和第二电力线,沿着第一方向彼此平行延伸;以及第一下线、第二下线和第三下线,分别位于限定在第一电力线与第二电力线之间的第一布线轨道、第二布线轨道和第三布线轨道上。第一布线轨道、第二布线轨道和第三布线轨道可以沿着第一方向彼此 ...
【技术保护点】
【技术特征摘要】
1.一种半导体装置,所述半导体装置包括:逻辑单元,位于基底上,所述逻辑单元包括PMOSFET区域和NMOSFET区域;以及第一金属层,位于所述逻辑单元上,其中,所述第一金属层包括:第一电力线和第二电力线,沿着第一方向彼此平行延伸;以及第一下线、第二下线和第三下线,分别位于限定在所述第一电力线与所述第二电力线之间的第一布线轨道、第二布线轨道和第三布线轨道上,其中,所述第一布线轨道、所述第二布线轨道和所述第三布线轨道沿着所述第一方向彼此平行延伸,所述第一下线包括在所述第一方向上彼此间隔开第一距离的第一线和第二线,所述第三下线包括在所述第一方向上彼此间隔开不同于所述第一距离的第二距离的第三线和第四线,所述第一线具有面对所述第二线的第一端,所述第三线具有面对所述第四线的第二端,并且所述第一端处的曲率与所述第二端处的曲率相同。2.根据权利要求1所述的半导体装置,其中,所述第一距离与所述第一线与所述第二线之间的尖端到尖端距离对应,所述第二距离与所述第三线与所述第四线之间的尖端到尖端距离对应,并且所述第一距离和所述第二距离中的每个在24nm至60nm的范围内。3.根据权利要求1所述的半导体装置,其中,所述第二下线包括在所述第二下线的相对侧上的第一突起和第二突起,所述第一突起朝向所述第一线与所述第二线之间的第一区域突出,并且所述第二突起朝向所述第三线与所述第四线之间的第二区域突出。4.根据权利要求3所述的半导体装置,其中,所述第一线、所述第二线、所述第三线和所述第四线中的每条的线宽在所述第一方向上恒定而不改变,并且所述第二下线的线宽基于所述第一突起和所述第二突起而不是恒定的。5.根据权利要求1所述的半导体装置,其中,所述第一线具有与所述第一端相对的第三端,并且所述第三端处的曲率与所述第一端处的曲率不同。6.根据权利要求5所述的半导体装置,其中,所述第三端处的曲率比所述第一端处的曲率小。7.根据权利要求1所述的半导体装置,其中,所述第一下线和所述第三下线是第一光掩模线,并且所述第一电力线、所述第二电力线和所述第二下线是第二光掩模线。8.根据权利要求1所述的半导体装置,其中,所述第一端和所述第二端中的每个是凸圆的。9.根据权利要求1所述的半导体装置,其中,所述第一端和所述第二端是同步的伸长蚀刻端,并且
所述第一距离和所述第二距离由所述伸长蚀刻端限定。10.根据权利要求1所述的半导体装置,所述半导体装置还包括:第一有源图案和第二有源图案,分别位于所述PMOSFET区域和所述NMOSFET区域上;器件隔离层,位于所述基底的上部分上,所述器件隔离层限定所述第一有源图案和所述第二有源图案;第一沟道图案和第二沟道图案,分别位于所述第一有源图案和所述第二有源图案上;多个第一源极/漏极图案,分别位于所述第一沟道图案的相对侧上;多个第二源极/漏极图案,分别位于所述第二沟道图案的相对侧上;栅电极,横跨所述第一沟道图案和所述第二沟道图案延展,所述栅电极在与所述第一方向交叉的第二方向上延伸;有源接触件,连接到所述第一源极/漏极图案和所述第二源极/漏极图案中的至少一个;以及栅极接触件,连接到所述栅电极,其中,所述第一金属层位于所述有源接触件和所述栅极接触件上并且连接到所述有源接触件和所述栅极接触件。11.一种半导体装置,所述半导体装置包括:逻辑单元,位于基底上,所述逻辑单元包括PMOSFET区域和NMOSFET区域;以及第一金属层,位于所述逻辑单元上,其中,所述第一金属层包括:第一电力线和第二电力线,沿着第一方向彼此平行延伸;以及第一下线、第二下线和第三下线,分别位于限定在所述第一电力线与所述第二电力线之间的第一布线轨道、第二布线轨道和第三布线轨道上,其中,所述第一布线轨道、所述第二布线轨道和所述第三布线轨道沿着所述第一方向彼此平行延伸,所述第一下...
【专利技术属性】
技术研发人员:郑鲁永,金兑谦,郑贤容,李尚和,郑柄济,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。