系统管理中断响应时长的测试方法及装置制造方法及图纸

本发明专利技术提供一种系统管理中断响应时长的测试方法及装置，该方法包括：在BIOS处于目标环境下且BMC未触发系统管理中断的情况下，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；利用BIOS获取本次测试对应的第二时刻，第二时刻为BMC响应于本次测试对应的错误信息触发系统管理中断的时刻；基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长。本发明专利技术提供的系统管理中断响应时长的测试方法及装置，能准确、高效地测试SMI响应时长，能为CPU的参数优化提供更客观的数据支撑。数据支撑。数据支撑。

【技术实现步骤摘要】
系统管理中断响应时长的测试方法及装置


[0001]本专利技术涉及计算机
，尤其涉及一种系统管理中断响应时长测试方法及装置。

技术介绍

[0002]系统管理模式(System Management Mode，SMM)为中央处理单元(Central Processing Unit，CPU)的一种执行模式。系统管理中断(System Management Interrupt，SMI)是CPU提供的一种中断形式。
[0003]通常情况下，SMI每次触发到CPU时，CPU均要进入SMM，然后进行错误处理及上报，并在处理完成之后退出SMM。CPU每次进入或退出SMM都会产生延迟，CPU进入或退出SMM时的延迟时长可以称为SMI响应时长。
[0004]SMI响应时长是中断处理速度以及CPU性能的重要因素，提高SMI响应时长对提高中断处理速度以及提升CPU性能具有重要意义。因此，如何测试SMI响应时长是本领域亟待解决的技术问题。

技术实现思路

[0005]本专利技术提供一种系统管理中断响应时长的测试方法及装置，实现对SMI响应时长的测试。
[0006]本专利技术提供一种系统管理中断响应时长的测试方法，包括：
[0007]在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制所述BIOS通过智能平台管理接口向所述BMC发送本次测试对应的错误信息，并将所述BIOS向所述BMC发送所述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；r/>[0008]利用所述BIOS获取所述本次测试对应的第二时刻，所述第二时刻为所述BMC响应于所述本次测试对应的错误信息触发系统管理中断的时刻；
[0009]基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；
[0010]其中，所述BIOS能在目标环境下进行故障排除调试。
[0011]根据本专利技术提供的一种系统管理中断响应时长的测试方法，所述基于本次测试对应的第一时刻和第二时刻，确定本次测试对应的系统管理中断响应时长之后，还包括：
[0012]在本次测试为目标时段内的第K次测试的情况下，基于所述目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果；
[0013]其中，K为预设值；所述目标时段基于获取第一次测试对应的系统管理中断响应时长的时刻确定。
[0014]根据本专利技术提供的一种系统管理中断响应时长的测试方法，所述基于所述目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果，包
括：
[0015]基于所述目标时段内每次测试对应的系统管理中断响应时长，获取所述目标时段内各次测试对应的系统管理中断响应时长的平均值以及各次测试对应的系统管理中断响应时长中的最大值；
[0016]基于所述平均值和所述最大值，获取所述评估结果。
[0017]根据本专利技术提供的一种系统管理中断响应时长的测试方法，所述基于所述平均值和所述最大值，获取所述评估结果，包括：
[0018]在所述平均值小于第一预设值且所述最大值不超过第二预设值的情况下，将系统管理中断响应时长不存在异常确定为所述评估结果。
[0019]根据本专利技术提供的一种系统管理中断响应时长的测试方法，在确定所述评估结果包括系统管理中断响应时长存在异常的情况下，包括：
[0020]对所述BMC和/或所述BIOS进行参数优化。
[0021]根据本专利技术提供的一种系统管理中断响应时长的测试方法，所述第一预设值的取值范围在40ms至60ms之间；所述第二预设值的取值范围在140ms在160ms之间。
[0022]本专利技术还提供一种系统管理中断响应时长的测试装置，包括：
[0023]中断触发模块，用于在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制所述BIOS通过智能平台管理接口向所述BMC发送本次测试对应的错误信息，并将所述BIOS向所述BMC发送所述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；
[0024]数据采集模块，用于利用所述BIOS获取所述本次测试对应的第二时刻，所述第二时刻为所述BMC响应于所述本次测试对应的错误信息触发系统管理中断的时刻；
[0025]时长确定模块，用于基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；
[0026]其中，所述BIOS能在目标环境下进行故障排除调试。
[0027]本专利技术还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述系统管理中断响应时长的测试方法。
[0028]本专利技术还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述系统管理中断响应时长的测试方法。
[0029]本专利技术还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述系统管理中断响应时长的测试方法。
[0030]本专利技术提供的系统管理中断响应时长的测试方法及装置，通过在BIOS处于目标环境下且BMC未触发系统管理中断的情况下，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送上述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻之后，利用BIOS获取BMC响应于上述本次测试对应的错误信息触发SMI中断的时刻，作为本次测试对应的第二时刻，基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的SMI响应时长，能准确、高效地测试SMI响应时长，能为CPU的参数优化提供更客观的数据支撑，能更好地满足用户需求。
附图说明
[0031]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是本专利技术提供的系统管理中断响应时长的测试方法的流程示意图之一；
[0033]图2是本专利技术提供的系统管理中断响应时长的测试方法的流程示意图之二；
[0034]图3是本专利技术提供的系统管理中断响应时长的测试装置的结构示意图；
[0035]图4是本专利技术提供的电子设备的结构示意图。
具体实施方式
[0036]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0037]在专利技术的描述中，需要说明的是，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统管理中断响应时长的测试方法，其特征在于，包括：在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制所述BIOS通过智能平台管理接口向所述BMC发送本次测试对应的错误信息，并将所述BIOS向所述BMC发送所述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；利用所述BIOS获取所述本次测试对应的第二时刻，所述第二时刻为所述BMC响应于所述本次测试对应的错误信息触发系统管理中断的时刻；基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；其中，所述BIOS能在目标环境下进行故障排除调试。2.根据权利要求1所述的系统管理中断响应时长的测试方法，其特征在于，所述基于本次测试对应的第一时刻和第二时刻，确定本次测试对应的系统管理中断响应时长之后，还包括：在本次测试为目标时段内的第K次测试的情况下，基于所述目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果；其中，K为预设值；所述目标时段基于获取第一次测试对应的系统管理中断响应时长的时刻确定。3.根据权利要求2所述的系统管理中断响应时长的测试方法，其特征在于，所述基于所述目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果，包括：基于所述目标时段内每次测试对应的系统管理中断响应时长，获取所述目标时段内各次测试对应的系统管理中断响应时长的平均值以及各次测试对应的系统管理中断响应时长中的最大值；基于所述平均值和所述最大值，获取所述评估结果。4.根据权利要求3所述的系统管理中断响应时长的测试方法，其特征在于，所述基于所述平均值和所述最大值，获取所述评估结果，包括：在所述平均值小于第一预设值且所述最大值不超过第二预设值的情况下，将系统管理中断响应...

【专利技术属性】
技术研发人员：李波，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：