一种改善低速总线信号完整性的方法及系统技术方案

本申请公开了一种改善低速总线信号完整性的方法及系统，该方法包括：在所述低速总线中选择双向数据线；在每条双向数据线上串联一双向三态缓冲器；根据总线通信方向，切换所述双向三态缓冲器的通信方向。该系统包括：方向检测模块以及多个双向三态缓冲器，所述方向检测模块同时向多个双向三态缓冲器输出方向控制信号，任一所述双向三态缓冲器串联在一条双向数据线上，所述双向缓冲器的一端连接低速总线的主机端，所述双向缓冲器的另一端连接低速总线的从机端。通过本申请，能够在确保改善低速总线信号完整性的前提下，节省资源，降低成本，还有利于提升低速总线信号完整性的改善效率。率。率。

【技术实现步骤摘要】
一种改善低速总线信号完整性的方法及系统


[0001]本申请涉及通信总线信号传输
，特别是涉及一种改善低速总线信号完整性的方法及系统。

技术介绍

[0002]低速总线广泛应用于路由器、交换机以及服务器产品中，随着信息技术的发展，用户对数据中心内这些设备的性能要求越来越高，这些设备中板卡与芯片规模越来越大，相应地，低速总线上的器件数量和链路长度也随之增加。例如：机框式多节点服务器、机框式交换机与路由器中，低速总线LPC(Low pin count Bus，一种计算机总线，用于将低带宽设备连接至CPU上)需要跨板卡传输，链路长度可能会超过原有总线商的芯片驱动能力。因此，低速总线内信号的完整性是个重要的技术问题。
[0003]目前改善低速总线信号完整性的方法，通常是利用CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)扩展更多的总线控制器，将总线拆分并转换成其他点对点的总线，如PCIe(peripheral component interconnect express，一种高速串行计算机扩展总线标准)等。
[0004]然而目前改善低速总线信号完整性的方法中，由于需要较多的总线控制器，且需要对总线进行拆分，引入额外的PCIe总线，PCIe总线的相关高速链路与时钟设计等都需要增加额外的设计，使得总线信号更加复杂，使得低速总线信号完整性的改善效率较低。

技术实现思路

[0005]本申请提供了一种改善低速总线信号完整性的方法及系统，以解决现有技术中改善低速总线信号完整性的效率较低的问题。
[0006]为了解决上述技术问题，本申请实施例公开了如下技术方案：
[0007]一种改善低速总线信号完整性的方法，所述方法包括：
[0008]在所述低速总线中选择双向数据线，所述低速总线中包括：双向数据线、单向控制线以及时钟信号线；
[0009]在每条双向数据线上串联一双向三态缓冲器；
[0010]根据总线通信方向，切换所述双向三态缓冲器的通信方向。
[0011]可选地，根据总线通信方向，切换所述双向三态缓冲器的通信方向的方法，包括：
[0012]判断总线上是否出现高阻抗状态；
[0013]如果是，判定总线通信方向发生转换；
[0014]控制所述双向三态缓冲器进行方向切换。
[0015]可选地，根据总线通信方向，切换所述双向三态缓冲器的通信方向的方法，包括：
[0016]利用通过总线协议定义的时序逻辑监听总线通信过程；
[0017]当监听到总线主机侧完成发送后，双向三态缓冲器根据所获取的第一切换信号，将主机方向到从机方向的状态，切换为从机方向到主机方向的状态；
[0018]当监听到总线从机完成通信后，双向三态缓冲器根据所获取的第二切换信号，将从机方向到主机方向的状态，切换为主机方向到从机方向的状态。
[0019]可选地，所述利用通过总线协议定义的时序逻辑监听总线通信过程的方法，具体为：
[0020]利用低速总线上的可编程ASIC(Application Specific Integrated Circuit，一种为专门目的而设计的集成电路)芯片监听总线通信过程，所述可编程ASIC芯片中存储有根据总线协议定义的时序逻辑。
[0021]可选地，在每条双向数据线上串联一双向三态缓冲器之后，所述方法还包括：
[0022]在每条单向控制线以及每条时钟信号线上分别串联一单向缓冲器。
[0023]一种改善低速总线信号完整性的系统，所述系统包括：方向检测模块以及多个双向三态缓冲器，所述方向检测模块同时向多个双向三态缓冲器输出方向控制信号，任一所述双向三态缓冲器串联在一条双向数据线上，所述双向缓冲器的一端连接低速总线的主机端，所述双向缓冲器的另一端连接低速总线的从机端；
[0024]所述方向检测模块，用于根据总线通信方向，切换任一双向三态缓冲器的通信方向；
[0025]可选地，所述方向检测模块为方向检测电路，所述方向检测电路中包括：第一电压比较器、第二电压比较器、第三电压比较器、第四电压比较器、第一与门、第二与门、第一D触发器、第二D触发器、或门、JK触发器、第一上拉电阻和下拉电阻、第一上拉电阻和下拉电阻，第一上拉电阻和下拉电阻设置于低速总线的主机侧，第二上拉电阻和下拉电阻设置于低速总线的从机侧，第一电压比较器的同向输入端与第二电压比较器的反向输入端连接到主机侧总线的数据线上，第一电压比较器的反向输入端与第二电压比较器的同向输入端分别连接至参考电压VREF1和VREF2，所述参考电压VREF1和VREF2通过低速总线的供电电压经由电阻分压产生，第三电压比较器的同向输入端与第四电压比较器的反向输入端连接到从机侧总线的数据线上，第三电压比较器的反向输入端与第四电压比较器的同向输入端分别连接至参考电压VREF1和VREF2，第一电压比较器和第二电压比较器的输出端经由第一与门连接至第一D触发器，第三电压比较器和第四电压比较器的输出端经由第二与门连接至第二D触发器，第一D触发器和第二D触发器均连接至所述或门的输入端，所述或门的输出端连接至JK触发器的J端和K端，所述JK触发器的输出端连接至所述双向三态缓冲器的方向选择端。
[0026]可选地，所述方向检测模块包括：可编程ASIC芯片、第一切换单元和第二切换单元；
[0027]所述可编程ASIC芯片，用于监听总线通信过程，所述可编程ASIC芯片中存储有根据总线协议定义的时序逻辑；
[0028]所述第一切换单元，用于当可编程ASIC芯片监听到总线主机侧完成发送后，控制所述双向三态缓冲器将主机方向到从机方向的状态，切换为从机方向到主机方向的状态；
[0029]所述第二切换单元，用于当可编程ASIC芯片监听到总线从机侧完成通信后，控制双向三态缓冲器将从机方向到主机方向的状态，切换为主机方向到从机方向的状态。
[0030]可选地，所述可编程ASIC芯片包括：CPLD或FPGA(Field
‑
Programmable Gate Array，现场可编程门阵列)。
[0031]可选地，所述系统中还包括：多个单向缓冲器，其中，每条单向控制线以及每条时
钟信号线上串联有一个单向缓冲器。
[0032]本申请的实施例提供的技术方案可以包括以下有益效果：
[0033]本申请提供一种改善低速总线信号完整性的方法，该方法首先在在低速总线中选择双向数据线，然后在每条双向数据线上串联一双向三态缓冲器，最后根据总线通信方向，切换该双向三态缓冲器的通信方向。本实施例通在低速总线上增加双向三态缓冲器来改善信号完整性，这种方法在理论上可以无限扩展总线的从器件而不会影响信号完整性，而且方法简单便于实现，是一种高效改善信号完整的方法。针对双向三态缓冲器，本实施例还根据总线通信方向，切换双向三态缓冲器的输入与输出方向，从而实现半双工总线要求的信号线的双向通信，有利于提高通信效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善低速总线信号完整性的方法，其特征在于，所述方法包括：在所述低速总线中选择双向数据线，所述低速总线中包括：双向数据线、单向控制线以及时钟信号线；在每条双向数据线上串联一双向三态缓冲器；根据总线通信方向，切换所述双向三态缓冲器的通信方向。2.根据权利要求1所述的一种改善低速总线信号完整性的方法，其特征在于，根据总线通信方向，切换所述双向三态缓冲器的通信方向的方法，包括：判断总线上是否出现高阻抗状态；如果是，判定总线通信方向发生转换；控制所述双向三态缓冲器进行方向切换。3.根据权利要求1所述的一种改善低速总线信号完整性的方法，其特征在于，根据总线通信方向，切换所述双向三态缓冲器的通信方向的方法，包括：利用通过总线协议定义的时序逻辑监听总线通信过程；当监听到总线主机侧完成发送后，双向三态缓冲器根据所获取的第一切换信号，将主机方向到从机方向的状态，切换为从机方向到主机方向的状态；当监听到总线从机侧完成通信后，双向三态缓冲器根据所获取的第二切换信号，将从机方向到主机方向的状态，切换为主机方向到从机方向的状态。4.根据权利要求3所述的一种改善低速总线信号完整性的方法，其特征在于，所述利用通过总线协议定义的时序逻辑监听总线通信过程的方法，具体为：利用低速总线上的可编程ASIC芯片监听总线通信过程，所述可编程ASIC芯片中存储有根据总线协议定义的时序逻辑。5.根据权利要求1
‑
4中任一所述的一种改善低速总线信号完整性的方法，其特征在于，在每条双向数据线上串联一双向三态缓冲器之后，所述方法还包括：在每条单向控制线以及每条时钟信号线上分别串联一单向缓冲器。6.一种改善低速总线信号完整性的系统，其特征在于，所述系统包括：方向检测模块以及多个双向三态缓冲器，所述方向检测模块同时向多个双向三态缓冲器输出方向控制信号，任一所述双向三态缓冲器串联在一条双向数据线上，所述双向缓冲器的一端连接低速总线的主机端，所述双向缓冲器的另一端连接低速总线的从机端；所述方向检测模块，用于根据总线通信方向，切换任一双向三态缓冲器的通信方向。7.根据权利要求6所述的一种改善低速总线信号完整性的系统，其特征在于，所述方向检测模块为方向检测电路，所述方向检测电路中包括：第一...

【专利技术属性】
技术研发人员：李奇，郭月俊，薛广营，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：