低中频发射机制造技术

本申请公开了低中频发射机。射频发射机(100A)包括输出同相(I)信号(125A)和正交(Q)信号(125B)的上变频器(110)、数字定时偏移电路(130)、第一数模转换器(DAC)(140A)和第二DAC(140B)、模拟定时偏移去除电路(160)、第一脉冲整形器(170A)和第二脉冲整形器(170B)以及加法器(180)。数字定时偏移电路在I信号和Q信号之间引入时间偏移。第一和第二DAC分别输出模拟I信号和模拟Q信号，并分别具有第一时钟信号(150A)和第二时钟信号(150B)。第一和第二时钟信号具有相同的频率并且相对于彼此偏移时间偏移。模拟定时偏移去除电路去除了模拟I信号和模拟Q信号之间的时间偏移。第一和第二脉冲整形器分别接收模拟I信号和模拟Q信号并输出脉冲整形的I信号和脉冲整形的Q信号。加法器接收脉冲整形的I信号和脉冲整形的Q信号并输出中频信号。输出中频信号。输出中频信号。

【技术实现步骤摘要】
低中频发射机

技术介绍

[0001]多输入多输出(MIMO)收发器通常支持32或64天线系统的宽发射机带宽。例如，发射机带宽可以比接收机带宽宽两到三倍，以考虑补偿发射机信号链中功率放大器非线性的数字预失真。在射频(RF)采样发射机中，发射特定频带中的信号会在附近频带中产生图像，即不想要的信号。例如，在2.6千兆赫(GHz)频带中进行发射的采样率为每秒6千兆样本的RF采样数模转换器(DAC)会生成3.4GHz频带中的图像。需要尖锐的带通滤波器来衰减图像频带中的信号，同时保留感兴趣的信号，这增加了发射机的面积、功耗和成本。传统的零中频架构(有时称为直接转换或零差架构)，使用设置在所需载波频率的本地振荡器将接收到的信号直接下变频到基带。这些传统的零中频架构不需要尖锐的带通滤波器，但需要多个时钟信号以及图像抑制滤波器。这种滤波器还增加了系统的面积和功耗。

技术实现思路

[0002]一种射频(RF)发射机包括上变频器、数字定时偏移电路、第一数模转换器(DAC)、第二DAC、模拟定时偏移去除电路、第一脉冲整形器、第二脉冲整形器和加法器。上变频器输出同相(I)信号和正交(Q)信号。数字定时偏移电路在I信号和Q信号之间引入时间偏移。第一DAC具有第一时钟信号并基于I信号输出模拟I信号。第二DAC具有第二时钟信号并基于Q信号输出模拟Q信号。第一和第二时钟信号具有相同的频率并且相对于彼此偏移时间偏移。模拟定时偏移去除电路去除模拟I信号和模拟Q信号之间的时间偏移。第一脉冲整形器接收模拟I信号并输出脉冲整形I信号。第二脉冲整形器接收模拟Q信号并输出脉冲整形Q信号。加法器接收脉冲整形的I信号和脉冲整形的Q信号并输出中频信号。
[0003]在一些示例中，数字定时偏移电路是将时间偏移的延迟引入到I信号中的延迟电路。模拟定时偏移去除电路是将模拟I信号提前时间偏移的提前电路。在其他示例中，数字定时偏移电路是将时间偏移的提前引入到Q信号中的提前电路。模拟定时偏移去除电路是将模拟Q信号延迟时间偏移的延迟电路。RF发射机还可以包括延迟电路，该延迟电路将I信号延迟第一时间长度，第一时间长度等于I信号的周期T的N倍。提前电路通过将Q信号延迟等于(N
‑
1)T加上T减去时间偏移的第二时间长度来将时间偏移的提前引入到Q信号中。在一些实施方式中，RF发射机包括数字步进衰减器和功率放大器。时间偏移可以等于周期T的四分之一、周期T的八分之一或周期T除以数字N的四倍。
附图说明
[0004]对于各种示例的详细描述，现在将参考附图，其中：
[0005]图1A
‑
图1B示出了根据两个示例的射频采样发射机的框图。
[0006]图2A是包括用于图1A所示的射频采样发射机的两个归零数模转换器和时间提前电路的电路。
[0007]图2B示出了图2A所示的数模转换器中的控制信号以及同相和正交数据信号的一组波形。
[0008]图3A是包括用于图1A所示的射频采样发射机的两个不归零数模转换器和时间提前电路的电路。
[0009]图3B示出了图3A所示的数模转换器中的控制信号以及同相和正交数据信号的一组波形。
[0010]图4示出了用于包括在图1A和图1B所示的射频采样发射机中的数模转换器的示例输入信号的频谱。
[0011]图5示出了由图1A和图1B所示的射频采样发射机输出的示例发射信号的频谱。
[0012]图6示出了来自常规射频采样发射机的输出信号和来自图1A和图1B所示射频采样发射机的输出信号的信号功率的曲线图。
[0013]在附图中使用相同的附图标记和其他附图标记来表示相同或相似(通过功能和/或结构)的特征。
具体实施方式
[0014]所公开的射频(RF)采样发射机(TX)包括数字时间提前电路、两个数模转换器(DAC)(它们以相同的时钟频率工作，具有周期T的四分之一的偏移(例如90度异相))，以及模拟延迟电路。同相(I)信号直接输入到第一DAC，时间提前电路在正交(Q)信号输入到第二DAC之前将时间提前引入到正交(Q)信号中。模拟延迟电路延迟从第二DAC输出的模拟Q信号，使得由时间提前电路引入的时间提前被抵消。I信号和Q信号可以是数据信号。
[0015]在被加在一起以产生中频信号之前，模拟同相I信号和延迟模拟Q信号分别输入到第一脉冲整形器和第二脉冲整形器。DAC时钟之间的T/4偏移以及引入到Q信号中的时间提前和延迟可以在没有本地振荡器或图像抑制滤波器的情况下减少与感兴趣信号相邻的频率中的图像伪影的幅度，从而减少RF采样TX使用的面积和功率。
[0016]图1A示出了RF采样发射机100A的框图，RF采样发射机100A包括数字TX 105、两个归零(RZ)DAC 140A和140B、延迟电路160、两个脉冲整形器170A和170B、加法器180、数字步进衰减器(DSA)188和功率放大器(PA)195。数字TX 105包括TX数字上变频器(DUC)110、延迟电路120和提前电路130。TX DUC 110具有输入端107、第一输出端112和第二输出端114。TX DUC 110在输入端107处接收要发射的信号并将信号107转换为其I分量和Q分量。第一输出端112用于I数据信号125A，第二输出端114用于Q数据信号125B。延迟电路120与提前电路130为数字定时偏移电路，该电路分别调整I数据信号125A与Q数据信号125B，使时间提前的Q数据信号125C相对于延迟的I信号125D具有时间提前量。延迟电路160是模拟定时偏移去除电路。
[0017]延迟电路120具有耦合到TX DUC 110的输出端112的输入端116。延迟电路120具有用于延迟的I数据信号125D的输出端118。提前电路130具有耦合到TX DUC 110的输出端114的输入端132。提前电路130具有用于时间提前的Q数据信号125C的输出端136。在该示例实施方式中，延迟电路120引入了N倍周期T(N*T)的较大延迟，并且提前电路130引入了的较小延迟135。也就是说，延迟电路120向I数据信号引入的延迟大于提前电路130向Q数据信号引入的较小延迟，使得时间提前的Q数据信号125C相对于N*T延迟的I数据信号125D提前了T的四分之一。
[0018]可以使用用于使Q数据信号125B相对于I数据信号125A提前的任何适当技术。例如，延迟电路120可以引入周期T乘以数字N加四分之一的总和的延迟，而提前电路130可以引入N倍T的较小延迟。可以设置时间提前的长度(例如，T的四分之一)以减少在RZ DAC 140A和140B的采样频率fs的奇次谐波处的图像伪影的幅度。可替代地，可以将时间提前的长度设置为如图1B所示的T的八分之一，以减少采样频率fs的偶次谐波处的图像伪影的幅度。延迟的I数据信号125D被提供给RZ DAC 140A的输入端142A，而时间提前的Q数据信号125C被提供给RZ DAC 140B的输入端142B。
[0019]RZ DAC 140A和140B以等于数字数据速本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频发射机即RF发射机，包括：上变频器，其被配置为输出同相信号即I信号和正交信号即Q信号；数字定时偏移电路，其耦合到所述上变频器，并且被配置为在所述I信号和所述Q信号之间引入时间偏移；第一数模转换器即第一DAC，其耦合到所述上变频器和所述数字定时偏移电路中的至少一个，并且被配置为(i)接收第一时钟信号和所述I信号，以及(ii)输出模拟I信号；第二DAC，其耦合到所述上变频器和所述数字定时偏移电路中的至少一个，并且被配置为(i)接收第二时钟信号和所述Q信号，以及(ii)输出模拟Q信号，所述第一时钟信号和所述第二时钟信号具有相同的频率并且相对于彼此偏移所述时间偏移；模拟定时偏移去除电路，其耦合到所述第一DAC和所述第二DAC中的至少一个，并且被配置为去除所述模拟I信号和所述模拟Q信号之间的所述时间偏移；第一脉冲整形器，其耦合到所述第一DAC和所述模拟定时偏移去除电路中的至少一个，并且被配置为接收所述模拟I信号并输出脉冲整形的I信号；第二脉冲整形器，其耦合到所述第二DAC和和所述模拟定时偏移去除电路中的至少一个，并且被配置为接收所述模拟Q信号并输出脉冲整形的Q信号；以及加法器，其耦合到所述第一脉冲整形器和所述第二脉冲整形器，并且被配置为接收所述脉冲整形的I信号和所述脉冲整形的Q信号并输出中频信号。2.根据权利要求1所述的RF发射机，其中所述数字定时偏移电路包括延迟电路，所述延迟电路被配置为(i)接收所述I信号以及(ii)将所述时间偏移的延迟引入到所述I信号中，并且其中所述模拟定时偏移去除电路包括提前电路，所述提前电路被配置为(i)接收所述模拟I信号以及(ii)将所述模拟I信号提前所述时间偏移。3.根据权利要求1所述的RF发射机，其中所述数字定时偏移电路包括提前电路，所述提前电路被配置为(i)接收所述Q信号以及(ii)将所述时间偏移的提前引入到所述Q信号中，并且其中所述模拟定时偏移去除电路包括延迟电路，所述延迟电路被配置为(i)接收所述模拟Q信号以及(ii)将所述模拟Q信号延迟所述时间偏移。4.根据权利要求3所述的RF发射机，还包括延迟电路，所述延迟电路被配置为接收所述I信号并且将所述I信号延迟等于所述I信号的周期T的N倍的第一时间长度，其中所述提前电路被配置为通过被配置为将所述Q信号延迟等于(N
‑
1)T加上T减去所述时间偏移的第二时间长度来将所述时间偏移的所述提前引入到所述Q信号中。5.根据权利要求1所述的RF发射机，还包括：数字步进衰减器，其被配置为接收所述中频信号并输出衰减信号；以及功率放大器，其被配置为接收所述衰减信号并输出发射机信号。6.根据权利要求1所述的RF发射机，其中所述时间偏移等于周期T的四分之一。7.根据权利要求1所述的RF发射机，其中所述时间偏移等于周期T的八分之一。8.根据权利要求1所述的RF发射机，其中所述时间偏移等于周期T除以数字N的四倍。9.一种电路，包括：第一数模转换器即第一DAC，其被配置为接收同相信号并具有：第一输出端；第二输出端；
第一电流源；第一开关，其耦合到所述第一电流源和所述第一输出端；以及第二开关，其耦合到所述第一电流源和所述第二输出端，所述第一开关和所述第二开关被配置为接收第一时钟信号；第三开关，其耦合到所述第一输出端和共模电压轨；第四开关，其耦合到所述第二输出端和所述共模电压轨，所述第三开关和所述第四开关被配置为接收第一控制信号；第一切换组，其具有第一输入端、第二输入端、第三输出端和第四输出端，所述第一输入端耦合到所述第一输出端并且所述第二输入端耦合到所述第二输出端；第一电阻器，其耦合到所述第三输出端和所述共模电压轨；第二电阻器，其耦合到所述第四输出端和所述共模电压轨；第二DAC，其被配置为接收时间提前正交信号，并具有：第五输出端；第六输出端；第二电流源；第五开关，其耦合到所述第二电流源和所述第五输出端；以及第六开关，其耦合到所述第二电流源和所述第六输出端，所述第五开关和所述第六开关被配置为接收第二时钟信号；第七开关，其耦合到所述第五输出端和地；第八开关，其耦合到所述第六输出端和地，所述第七开关和所述第八开关被配置为接收第二控制信号；以及第二切换组，其具有第三输入端、第四输入端、第七输出端和第八输出端，所述第三输入端耦合到所述第五输出端并且所述第四输入端耦合到所述第六输出端。10.根据权利要求9所述的电路，其中所述第一切换组包括：第九开关，其耦合在所述第一输入端与所述第四输出端之间；第十开关，其耦合在所述第二输入端与所述第四输出端之间；第十一开关，其耦合在所述第一输入端与所述第三输出端之间；以及第十二开关，其耦合在所述第二输入端与所述第三输出端之间，所述第九开关和所述第十二开关被配置为接收第三控制信号，并且所述第十开关和所述第十一开关被配置为接收第四控制信号。11.根据权利要求10所述的电路，...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：