数据处理方法、存储装置及数字功放芯片制造方法及图纸

本申请公开一种数据处理方法、存储装置及数字功放芯片。存储装置的存储空间划分为M个存储块，存储控制器能够并行响应源端发送的第一写请求、微处理器发送的第一读请求/第二写请求、以及目标端发送的第二读请求，实现在响应源端发送的第一写请求对第一存储块进行写操作期间，响应微处理器发送的第一读请求和第二写请求对第二存储块进行读操作和写操作，响应目标端发送的第二读请求对第三存储块进行读操作，极大地提高了数据的处理效率。极大地提高了数据的处理效率。极大地提高了数据的处理效率。

【技术实现步骤摘要】
数据处理方法、存储装置及数字功放芯片


[0001]本申请属于信号处理
，尤其涉及数据处理方法、存储装置及数字功放芯片。

技术介绍

[0002]为了提升用户的听觉感受，会在数字功放芯片(即数字功率放大器芯片)中设置微处理器(例如DSP)。源端将音频数据写入存储装置后，处理器从存储装置中读取音频数据，对读取出的音频数据进行处理，再将处理后的音频数据写入存储装置，之后目标端从存储装置中读取经处理器处理后的音频数据。其中，处理器对音频数据的处理包括但不限于均衡处理、混响处理。
[0003]如何对微处理器、源端和目标端访问存储装置的过程进行控制，以实现更高的数据处理效率，是本领域技术人员亟待解决的问题。

技术实现思路

[0004]有鉴于此，本申请的目的在于提供一种数据处理方法、存储装置及数字功放芯片，通过对微处理器、源端和目标端访问存储装置的过程进行控制，以实现更高的数据处理效率。
[0005]为实现上述目的，本申请提供如下技术方案：
[0006]第一方面，本申请提供一种数据处理方法，应用于存储装置的存储控制器，所述存储装置的存储空间划分为M个存储块，每个存储块包含地址连续的多个存储单元，M为大于或等于3的整数，所述方法包括：
[0007]响应源端发送的第一写请求，向所述M个存储块依次写入数据；
[0008]在响应所述源端发送的第一写请求向第一存储块写入数据期间，响应微处理器发送的第一读请求，向所述微处理器发送第二存储块存储的数据，响应所述微处理器发送的第二写请求，将所述微处理器处理后的数据写入所述第二存储块，所述第一存储块为所述M个存储块中的任意一个存储块，所述第二存储块为完成所述源端的数据写入的存储块；
[0009]在响应所述源端发送的第一写请求向所述第一存储块写入数据期间，响应目标端发送的第二读请求，向所述目标端发送第三存储块存储的数据，所述第三存储块为完成所述微处理器的数据写入的存储块。
[0010]可选的，在上述数据处理方法的基础上，还包括：
[0011]在响应所述源端发送的第一写请求将所述第一存储块写满数据时，生成中断请求，并输出所述中断请求，以触发所述微处理器发送针对所述第二存储块的第一读请求。
[0012]可选的，所述存储控制器包括仲裁器；在上述数据处理方法的基础上，还包括：
[0013]所述仲裁器判断接收到的请求是否发生访问冲突，在确定发生访问冲突的情况下，根据预设的优先级确定发生访问冲突的多个请求中具有访问权限的请求。
[0014]可选的，所述第二写请求、所述第一读请求、所述第一写请求和所述第二读请求的
优先级逐个降低。
[0015]可选的，所述第二存储块为所述M个存储块中访问次序相较于所述第一存储块延后1位的存储块。
[0016]可选的，所述第三存储块为所述M个存储块中访问次序相较于所述第二存储块延后1位的存储块。
[0017]第二方面，本申请提供一种存储装置，包括存储介质和存储控制器；所述存储介质形成的存储空间划分为M个存储块，每个存储块包含地址连续的多个存储单元，M为大于或等于3的整数；
[0018]所述存储控制器用于：响应源端发送的第一写请求，向所述M个存储块依次写入数据；在响应所述源端发送的第一写请求向第一存储块写入数据期间，响应微处理器发送的第一读请求，向所述微处理器发送第二存储块存储的数据，响应所述微处理器发送的第二写请求，将所述微处理器处理后的数据写入所述第二存储块，所述第一存储块为所述M个存储块中的任意一个存储块，所述第二存储块为完成所述源端的数据写入的存储块；在响应所述源端发送的第一写请求向所述第一存储块写入数据期间，响应目标端发送的第二读请求，向所述目标端发送第三存储块存储的数据，所述第三存储块为完成所述微处理器的数据写入的存储块。
[0019]可选的，在上述存储装置的基础上，进一步设置仲裁器；
[0020]所述仲裁器用于：判断接收到的请求是否发生访问冲突，在确定发生访问冲突的情况下，根据预设的优先级确定发生访问冲突的多个请求中具有访问权限的请求。
[0021]第三方面，本申请提供一种数字功放芯片，包括上述任意一种存储装置。
[0022]由此可见，本申请的有益效果为：
[0023]本申请公开的数据处理方法，将存储装置的存储空间划分为M(大于或等于3)个存储块，每个存储块包括地址连续的多个存储单元。存储控制器响应源端发送的第一写请求，向各个存储块依次写入数据；存储控制器在响应源端发送的第一写请求向第一存储块写入数据期间，响应微处理器发送的第一读请求和第二写请求，对第二存储块(完成源端的数据写入的存储块)进行读操作(读取第二数据存储的数据，由微处理器对数据进行处理)和写操作(将微处理器处理后的数据回写至第二存储块)，响应目标端发送的第二读请求对第三存储块(完成微处理器的数据写入的存储块)进行读操作。可以看到，基于本申请公开的数据处理方法，在将存储装置的存储空间划分为至少3个存储块的基础上，存储控制器能够并行响应源端发送的第一写请求、微处理器发送的第一读请求/第二写请求、以及目标端发送的第二读请求，实现在响应源端发送的第一写请求对第一存储块进行写操作期间，响应微处理器发送的第一读请求和第二写请求对第二存储块进行读操作和写操作，响应目标端发送的第二读请求对第三存储块进行读操作，极大地提高了数据的处理效率。
附图说明
[0024]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为本申请公开的一种数据处理方法的流程图；
[0026]图2为本申请公开的针对存储空间的读写操作的示意图；
[0027]图3为本申请公开的一种存储空间的划分方式的示意图；
[0028]图4为在采用图3所示划分方式的情况下，数据处理过程的原理示意图图；
[0029]图5为本申请公开的一种数字功放芯片的结构示意图。
具体实施方式
[0030]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0031]本申请中，将存储装置的存储空间划分为M个存储块，M为大于或等于3的整数。每个存储块包含地址连续的多个存储单元。这里需要说明的是，将存储装置的存储空间划分为M个存储块是指在逻辑上进行划分。
[0032]如图3所示的一个示例，存储装置的存储空间包含128个存储单元，这128个存储单元的地址依次为0至127。将存储装置的存储空本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法，其特征在于，应用于存储装置的存储控制器，所述存储装置的存储空间划分为M个存储块，每个存储块包含地址连续的多个存储单元，M为大于或等于3的整数，所述方法包括：响应源端发送的第一写请求，向所述M个存储块依次写入数据；在响应所述源端发送的第一写请求向第一存储块写入数据期间，响应微处理器发送的第一读请求，向所述微处理器发送第二存储块存储的数据，响应所述微处理器发送的第二写请求，将所述微处理器处理后的数据写入所述第二存储块，所述第一存储块为所述M个存储块中的任意一个存储块，所述第二存储块为完成所述源端的数据写入的存储块；在响应所述源端发送的第一写请求向所述第一存储块写入数据期间，响应目标端发送的第二读请求，向所述目标端发送第三存储块存储的数据，所述第三存储块为完成所述微处理器的数据写入的存储块。2.根据权利要求1所述的数据处理方法，其特征在于，还包括：在响应所述源端发送的第一写请求将所述第一存储块写满数据时，生成中断请求，并输出所述中断请求，以触发所述微处理器发送针对所述第二存储块的第一读请求。3.根据权利要求1或2所述的数据处理方法，其特征在于，所述存储控制器包括仲裁器；所述数据处理方法还包括：所述仲裁器判断接收到的请求是否发生访问冲突，在确定发生访问冲突的情况下，根据预设的优先级确定发生访问冲突的多个请求中具有访问权限的请求。4.根据权利要求3所述的数据处理方法，其特征在于，所述第二写请求、所述第一读请求、所述第一写请求和所述第二读请求的优...

【专利技术属性】
技术研发人员：蒋松鹰，姚炜，娄声波，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：