一种高对称性数据传输架构制造技术

本发明专利技术提供了一种高对称性数据传输架构，包括：标准数字延迟阵列，其输入端接入发送信号，第一输出控制端连接固定延迟模块，固定延迟模块的输出端连接驱动接收单元的下降沿检测端；第一D触发器阵列，其第一输入端连接驱动接收单元的输出端，第二输入端连接所述标准数字延迟阵列；发送下降延迟信号和接收下降延迟信号经第一D触发器阵列的采样结果筛选得到与接收下降延迟信号的下降延时相等的发送参考信号；触发单元，用于接收发送参考信号和接收上升延迟信号，通过触发单元的输出结果，利用产生的发送参考信号对标准数字延时阵列的接收上升延迟信号进行调整，使得上升沿的延迟等于下降沿的延迟。本发明专利技术可显著提高收发器传输数据的对称性。数据的对称性。数据的对称性。

【技术实现步骤摘要】
一种高对称性数据传输架构


[0001]本专利技术涉及总线接口网络
，具体涉及一种高对称性数据传输架构。

技术介绍

[0002]在工业控制和车载网络中，常常使用总线来传输信号，如CAN总线和RS485总线。发送器发送信号到总线，再由接收器进行接收。发送和接收信号之间会有延迟，信号上升延迟和下降延迟时间常常会不同，导致发送和接收信号的占空比会不同，产生延迟偏差，而且这个偏差会随着电源，温度，工艺的变化而波动，具有不可控性，无法满足严格的传输对称性标准，如CiA 601
‑
4(CAN in Automation(CiA)601 part 4:signal improvement)。

技术实现思路

[0003]有鉴于此，本申请实施例提供一种高对称性数据传输架构，可使得信号上升沿的延迟与下降沿的延迟一致，以达到显著提高收发器传输数据的对称性的目的。
[0004]本申请实施例提供以下技术方案：一种高对称性数据传输架构，包括：延时调整循环回路，所述延时调整循环回路包括：
[0005]标准数字延迟阵列，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高对称性数据传输架构，其特征在于，包括：延时调整循环回路，所述延时调整循环回路包括：标准数字延迟阵列，所述标准数字延迟阵列的输入端接入发送信号，所述标准数字延迟阵列的第一输出控制端连接固定延迟模块，所述固定延迟模块的输出端连接驱动接收单元的下降沿检测端；使所述发送信号的下降沿经过固定的下降延迟时间后，将产生的发送下降延迟信号传输至所述驱动接收单元，通过所述驱动接收单元输出接收下降延迟信号；第一D触发器阵列，所述第一D触发器阵列的第一输入端连接所述驱动接收单元的输出端，用于接收所述接收下降延迟信号，所述第一D触发器阵列的第二输入端连接所述标准数字延迟阵列，用于接收所述发送下降延迟信号阵列；使用所述接收下降延迟信号经所述第一D触发器阵列对多个不同的所述发送下降延迟信号进行采样，采样结果经过第一选择单元筛选得到与所述接收下降延迟信号的下降延时相等的发送参考信号；触发单元，所述触发单元的输入端分别连接所述第一选择单元和所述驱动接收单元的输出端，分别用于接收所述发送参考信号和所述驱动接收单元产生的接收上升延迟信号，所述触发单元的输出端连接第二选择单元；所述第二选择单元连接所述标准数字延迟阵列的第二输出控制端，用于通过所述触发单元的输出结果，对所述标准数字延迟阵列的上升延迟时间进行调整，并输出至所述驱动接收单元的上升沿检测端，形成所述延时调整循环回路，使得所述发送信号和接收信号的延迟时间一致。2.根据权利要求1所述的高对称性数据传输架构，其特征在于，所述触发单元包括D触发器，所述D触发器的第一输入端连接所述第一选择单元的输出端，用于接收所述发送参考信号，所述D触发器的第二输入端连接所述驱动接收单元的输出端，用于接收所述驱动接收单元产生的接收上升延迟信号，使用所述发送参考信号经所述D触发器对所述接收上升延迟信号进行采样，采样结果传输至第二选择单元进行筛选；所述第二选择单元筛选出与所述发送参考信号的上升延时相等的标准数字延迟单元，对所述标准数字延迟阵列的上升延迟时间进行调整，并输出至所述驱动接收单元的上升沿检测端。3.根据权利要求1所述的高对称性数据传输架构，其特征在于，所述触发单元包括第二D触发器阵列、第三D触...

【专利技术属性】
技术研发人员：恽廷华，郭君琦，万明亮，
申请(专利权)人：上海川土微电子有限公司，
类型：发明
国别省市：