驱动电路、驱动方法、显示面板和显示装置制造方法及图纸

本发明专利技术提供一种驱动电路、驱动方法、显示面板和显示装置。驱动电路包括时钟信号生成电路和栅极驱动电路；所述栅极驱动电路包括级联的多个栅极驱动电路单元，每一所述栅极驱动电路单元包括一时钟信号端，所述时钟信号端用于接收一时钟信号，所述栅极驱动电路单元用于根据所述时钟信号生成相应的栅极驱动信号；所述时钟信号生成电路用于提供所述时钟信号，并控制所述栅极驱动电路包括的相邻级栅极驱动电路单元接收的时钟信号的电位持续为有效电压的时间段之间的交叠时间小于或等于0.5T；其中，T为所述时钟信号的电位持续为有效电压的时间。本发明专利技术改善细纹现象。本发明专利技术改善细纹现象。本发明专利技术改善细纹现象。

【技术实现步骤摘要】
驱动电路、驱动方法、显示面板和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种驱动电路、驱动方法、显示面板和显示装置。

技术介绍

[0002]在相关技术中，随着高刷新频率以及超大显示产品产品竞争力越来越强，成本降低极致化等，显示产品会由于与同一数据线电连接的不同像素电路的预充电时间的差距大，而导致的Fine Pitch(细纹)不良。

技术实现思路

[0003]本专利技术的主要目的在于提供一种驱动电路、驱动方法、显示面板和显示装置，解决现有的显示产品会由于与同一数据线电连接的不同像素电路的预充电时间的差距大，而导致的Fine Pitch(细纹)不良的问题。
[0004]为了达到上述目的，本专利技术实施例提供了一种驱动电路，包括时钟信号生成电路和栅极驱动电路；
[0005]所述栅极驱动电路包括级联的多个栅极驱动电路单元，每一所述栅极驱动电路单元包括一时钟信号端，所述时钟信号端用于接收一时钟信号，所述栅极驱动电路单元用于根据所述时钟信号生成相应的栅极驱动信号；
[0006]所述时钟信号生成电路用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，包括时钟信号生成电路和栅极驱动电路；所述栅极驱动电路包括级联的多个栅极驱动电路单元，每一所述栅极驱动电路单元包括一时钟信号端，所述时钟信号端用于接收一时钟信号，所述栅极驱动电路单元用于根据所述时钟信号生成相应的栅极驱动信号；所述时钟信号生成电路用于提供所述时钟信号，并控制所述栅极驱动电路包括的相邻级栅极驱动电路单元接收的时钟信号的电位持续为有效电压的时间段之间的交叠时间小于或等于0.5T；其中，T为所述时钟信号的电位持续为有效电压的时间。2.如权利要求1所述的驱动电路，其特征在于，所述时钟信号生成电路还用于控制所述多个栅极驱动电路单元接入的时钟信号的周期和所述多个栅极驱动电路单元接入的时钟信号的占空比相等，并控制所述栅极驱动电路包括的每两相邻级栅极驱动电路单元接收的时钟信号的电位持续为有效电压的时间段之间的交叠时间相等。3.如权利要求1所述的驱动电路，其特征在于，所述时钟信号生成电路用于提供N个时钟信号，N为大于或等于4的偶数；第N
×
(M
‑
1)+n级栅极驱动电路单元接入第n时钟信号；M为大于1的正整数，n为小于或等于N的正整数。4.如权利要求1至3中任一权利要求所述的驱动电路，其特征在于，所述时钟信号生成电路用于提供N个时钟信号；N为大于或等于4的偶数；N等于6，所述交叠时间为0.25H，所述时钟信号的占空比为1.25H
×
100％/6H；或者，N等于4，所述交叠时间为0.25H，所述时钟信号的占空比为1.25H
×
100％/4H；或者，N等于8，所述交叠时间为0.25H，所述时钟信号的占空比为1.25H
×
100％/8H；或者，N等于10，所述交叠时间为0.25H，所述时钟信号的占空比为1.25H
×
100％/10H；其中，1H为一行像素电路充电时间。5.如权利要求1至3中任一权利要求所述的驱动电路，其特征在于，所述时钟信号生成电路用于提供N个时钟信号；N为大于或等于4的偶数；N等于6，所述交叠时间为0.5H，所述时钟信号的占空比为1.5H
×
100％/6H；或者，N等于4，所述交叠时间为0.5H，所述时钟信号的占空比为1.5H
×
100％/4H；或者，N等于8，所述交叠时间为0.5H，所述时钟信号的占空比为1.5H
×
100％/8H；或者，N等于10，所述交叠时间为0.5H，所述时钟信号的占空比为1.5H
×
100％/10H；其中，1H为一行像素电路充电时间。6.如权利要求1至3中任一权利要求所述的驱动电路，其特征在于，所述时钟信号生成电路用于提供N个时钟信号；N为大于或等于4的偶数；相邻两个栅极驱动电路接收的时钟信号，其中一所述时钟信号的下降沿对应于另一所述时钟信号的上升沿。7.如权利要求1至3中任一权利要求所述的驱动电路，其特征在于，所述栅极驱动电路单元包括栅极驱动信号输出端、输入端和复位端；第A
‑
B级栅极驱动电路单元用于通过其栅极驱动信号输出端为第A级栅极驱动电路单元提供输入信号，第A+B+1极栅极驱动电路单元用于通过其栅极驱动信号输出端为第A级栅极驱动电路单元提供复位信号；或者，所述栅极驱动电路单元包括进位信号输出端、栅极驱动信号输出端、输入端和复位端；
第A
‑
B级栅极驱动电路单元用于通过其进位信号输出端为第A级栅极驱动电路单元提供输入信号，第A+B+1极栅极驱动电路单元用于通过其进位信号输出端为第A级栅极驱动电路单元提供复位信号；其中，A和B为正整数，B等于N/2。8.如权利要求1至3中任一权利要求所述的驱动电路，其特征在于，所述栅极驱动电路单元包括输入模块、复位模块、上拉节点控制模块、储能电路、下拉节点控制模块和栅极驱动输出模块；所述输入模块分别与输入端和上拉节点电连接，用于根据所述输入端提供的输入信号，控制所述上拉节点的电位；所述复位模块分别与复位端、所述上拉节点和第一电压端电连接，用于在所述复位端提供的复位信号的控制下，控制所述上拉节点与所述第一电压端之间连通；所述上拉节点控制模块分别与起始信号端、上拉节点、下拉节点和所述第一电压端电连接，用于在所述起始信号端提供的起始信号的控制下，控制所述上拉节点与所述第一电压端之间连通，并在所述下拉节点的电位的控制下，控制所述上拉节点与所述第一电压端之间连通；所述储能电路的第一端与所述上拉节点电连接，所述储能电路的第二端与所述栅极驱动信号输出端电连接，所述储能电路用于根据所述栅极驱动信号输出端提供的输出信号，控制所述上拉节点的电位；所述下拉节点控制模块分别与所述输入端、所述上拉节点、下拉节点、下拉控制节点、第二电压端和第一电压端电连接，用于在所述输入信号的控制下，控制所述下拉节点与所述第一电压端之间连通，在所述上拉节点的电位和所述第二电压端提供的第二电压信号的控制下，控制所述下拉控制节点的电位，并在所述下拉控制节点的电位和所述上拉节点的电位的控制下，控制所述下拉节点的电位；所述栅极驱动输出模块分别与所述上拉节点、所述下拉节点、栅极驱动信号输出端、时钟信号端和第三电压端电连接，用于在所述上拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述时钟信号端电连接，在所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述第三电压端之间连通。9.如权利要求8所述的驱动电路，其特征在于，所述栅极驱动电路单元还包括进位信号输出端和进位输出模块；所述进位输出模...

【专利技术属性】
技术研发人员：王宝强，徐姗姗，陈吉湘，王文超，刘耀，刘娜妮，陈锦峰，石常洪，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：