用于转接数据帧的设备与方法技术

本发明专利技术涉及用于将来自多（Ｎ）条输入线路（ｉ↓［１］，ｉ↓［２］，…ｉ↓［ｎ］，ｉ↓［Ｎ］）的输入数据帧（ＩＤＦ）转接为多（Ｍ）条输出线路（Ｏ↓［１］，Ｏ↓［２］，…Ｏ↓［ｎ］，Ｏ↓［Ｍ］）上的输出数据帧（ＯＤＦ）的转接设备，此转接设备包含数量为Ｋ的转接模式单元，每个转接模式单元包含特定的转接模式。数量为Ｋ的帧存储器（ＦＳＭ↓［Ｊ］）均存储每个帧周期中来自所有输入线路的所有输入数据帧。每个帧存储器用于选择比特给子组的Ｗ／Ｋ条输出线路。并行工作单元（ｕ↓［１］，ｕ↓［２］，…ｕ↓［Ｋ］）均顺序地从存储的输入线路中选择多个Ｍ／Ｋ比特，并行工作单元（ｕ↓［１］，ｕ↓［２］，…ｕ↓［Ｋ］）均顺序地从存储的输入数据帧中选择多个Ｍ／Ｋ比特并同时分配所选择的比特给相应于组的输出线路上输出的数据帧。以比输入数据线路上比特率高Ｍ／Ｋ倍的时钟速率执行每个单元中的比特选择与分配。因此，实现输入数据帧的面向比特的读出与输出数据帧的写入，这允许全速率以及子速率输入ＰＣＭ数据帧的灵活转接。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
用于将来自多（Ｎ）条输入线路（ｉ↓［１］，ｉ↓［２］，…ｉ↓［ｎ］，ｉ↓［Ｎ］）的输入数据帧（ＩＤＦ）转接为多（Ｍ）条输出线路（Ｏ↓［１］，Ｏ↓［２］，…Ｏ↓［ｎ］，Ｏ↓［Ｍ］）上的输出数据帧（ＯＤＦ）的一种设备（ＳＲＳ；图８－１，８－２），包括： ａ）帧存储器（ＦＳＢ），用于存储输入数据帧； ｂ）转接模式存储器（ＳＰＭ），用于存储预定的转接模式（ＳＰ）；和 ｃ）控制装置（ＣＵ），用于从所述存储的输入数据帧的比特位置（０－２５５）中选择比特，并用于根据所述存储的预定转接模式（ＳＰ）将所述选择的比特分配到输出数据帧上的比特位置（０－２５５）； 其特征在于： ｄ）所述帧存储器（ＦＳＢ）包括编号为ｊ＝２－Ｋ的均存储所有输入线路的所有输入数据帧的帧存储器（ＦＳＢ↓［１］，ＦＳＢ↓［ｊ］，ＦＳＢ↓［ｋ］）； ｅ）所述转接模式存储器（ＳＰＭ）包括编号为ｊ＝２－Ｋ的均存储与相应的一个所述帧存储器相关的预定转接模式（ＳＰ）的转接模式单元（ＳＰＭ↓［ｌ］，ＳＰＭ↓［ｊ］，ＳＰＭ↓［ｋ］）；和 ｆ）所述控制装置（ＣＵ）用于根据存储在相关的第ｊ转接模式单元（ＳＰＭ↓［ｊ］）中的相应转接模式从存储在第ｊ帧存储器中的输入数据帧中顺序地选择相应数量的Ｍ／Ｋ个比特，其中ｊ＝１－Ｋ，并用于同时将所述选择的比特分配到包括Ｍ／Ｋ条输出线路的预定输出线路子组上的输出数据帧上的比特位置。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D安东松，F马尔姆奎斯特，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：SE[瑞典]