一种基于交织架构的同步分频电路制造技术

一种基于交织架构的同步分频电路，包括一个8分频器电路、一个8x1时钟选择器电路、三个同步取沿电路、三个2分频器电路、三个打拍扩展电路，输入外部的采样时钟sclk和低速的同步控制信号sysref_in，产生同步脉冲信号sysref_pos，继而产生相位差固定的8个分频时钟，用于8通道交织架构ADC数字电路采样模拟电路的采样时钟，同时将同步时钟不断分频和脉宽扩展，产生204B协议的同步时钟pclk，用于高速接口电路的传输层和协议层，解决了同步问题，应用到高速高精度ADC的同步设计中，可以提高ADC芯片的性能。性能。性能。

【技术实现步骤摘要】
一种基于交织架构的同步分频电路


[0001]本专利技术属于集成电路
，具体涉及一种时钟同步分频技术。

技术介绍

[0002]随着微电子技术和通信技术的发展，高集成度的相控阵数字雷达变得可行和迫切。接收与发射通道是相控阵数字雷达的重要组成部分，一部相控阵数字雷达需要成千上万个接收与发射通道，它们的性能好坏直接决定了相控阵雷达的整体性能。
[0003]传统的低速率ADC时钟分频电路如图1所示，采用单通道实现，不需要多通道交织，也不需要高速串行接口电路。根据不同采样速率的应用需求，采用外部同步控制信号SYSREF对ADC芯片内的分频器复位，使不同分频器的初始相位保持一致。通过内部时钟MUX选择所需的分频时钟，分配给芯片内的延时电路， 输出CLK_ANA给模拟电路，输出CLK_DIG给数字电路。根据ADC的输出信号ADC_DATAOUT的信号质量，调整延时电路中CLK_ANA和CLK_DIG的相位关系。测量不同芯片的ADC_DATAOUT之间的相位关系，调整不同芯片的SYSREF的相位，实现多芯片的同步。
[0004]高速高精度A本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于交织架构的同步分频电路，其特征在于，包括：一个8分频器电路、一个8x1时钟选择器电路、三个同步取沿电路、三个2分频器电路、三个打拍扩展电路；外部的采样时钟sclk和低速的同步控制信号sysref_in输入同步取沿电路1，产生同步脉冲信号sysref_pos；sclk和sysref_pos输入8分频器电路，产生相位差固定的8个分频时钟sclk_div8_p0、sclk_div8_p1、sclk_div8_p2、sclk_div8_p3、sclk_div8_p4、sclk_div8_p5、sclk_div8_p6、sclk_div8_p7，输入8x1时钟选择器电路，8选1产生8分频时钟信号sysclk_div8，用于8通道交织架构ADC数字电路采样模拟电路的采样时钟；sclk和sysref_pos输入2分频器电路1，产生相位固定的2分频同步时钟sclk_div2，sysref_pos输入打拍扩展电路1，将脉宽扩展为初始两倍，产生信号sysref_in_div2；sclk_div2和sysref_in_div2输入同步取沿电路2，产生基于同步时钟sclk_div2的同步脉冲信号sclk_div2_pos；sclk_div2和sclk_div2_pos输入2分频器电路2，产生相位固定的4分频同步时钟sclk_div4，sysref_div2_pos输入打拍扩展电路2，将脉宽扩展为初始四倍，产生信号sysref_in_div4；sclk_div4和sysref_in_div4输入同步取沿电路3，产生基于同步时钟sclk_div4的同步脉冲信号sclk_div4_pos；sclk_div4和sclk_div4_pos输入2分频器电路3，产生相位固定的8分频同步时钟sclk_div8，sysref _div4_pos输入打拍扩展电路...

【专利技术属性】
技术研发人员：吴俊杰，徐宏林，张浩，
申请(专利权)人：中国电子科技集团公司第十四研究所，
类型：发明
国别省市：