一种基于状态机的无时钟休眠唤醒系统技术方案

本发明专利技术适用于电路功耗设计技术领域，提供一种基于状态机的无时钟休眠唤醒系统，所述无时钟休眠唤醒系统包括极低功耗电压域和其他电压域，其中所述极低功耗电压域包括休眠唤醒电路、状态机专用时钟、第一检测模块、选择器、第二检测模块、状态机以及电源开关，所述其他电压域包括顺次连接的系统时钟、时钟门控和芯片电路。本发明专利技术为达到芯片在休眠状态下极低的功耗的设计目标，设计无时钟的极低功耗电压域，采用组合逻辑电路以及状态机控制芯片电源和系统时钟的休眠唤醒，既实现了超低功耗的休眠唤醒电路，又能保证芯片在休眠和唤醒过程中的稳定性。的稳定性。的稳定性。

【技术实现步骤摘要】
一种基于状态机的无时钟休眠唤醒系统


[0001]本专利技术属于电路功耗设计领域，尤其涉及一种基于状态机的无时钟休眠唤醒系统。

技术介绍

[0002]随着电子产品对续航能力和性能的提升，片上系统的低功耗设计的难度日益增长。片上系统通常具备多种工作模式，包括正常模式、低功耗模式、休眠模式、深度休眠模式等，以适应不同应用场景，减少耗电。芯片在休眠与工作状态之间切换的问题一直都是低功耗设计的难题。为了满足芯片休眠时极低的功耗需求以及状态切换的稳定性，规划极低功耗电压域以及设计鲁棒的极低功耗休眠唤醒电路显得至关重要。
[0003]目前技术中未见公开基于状态机控制的无时钟的休眠唤醒电路，在休眠状态下至少会保留一个低速时钟保持运行，有以下两种比较典型的休眠唤醒电路的设计思路：方式一：休眠唤醒电路是位于常开电压域的，所以保留了一个低速时钟，电路的逻辑负责打开或关闭电源开关，从而控制系统的休眠或唤醒；方式二：深度休眠唤醒时进行系统时钟唤醒，通过休眠唤醒模块使能时钟产生模块，产生的时钟稳定之后便作为原始时钟，之后对其进行分频，产生不同频率的时钟提供芯片使用。
[0004]这两种方式中，方式一深度休眠模式下保留了时钟模块，很难达到更低功耗的要求；方式二深度休眠模式下不保留时钟，在唤醒时产生时钟分频后供芯片时钟，这种方式虽然功耗低，但是产生的时钟精度无法保证，在实际应用中存在问题。

技术实现思路

[0005]鉴于上述问题，本专利技术的目的在于提供一种基于状态机的无时钟休眠唤醒系统，旨在解决现有芯片的休眠唤醒电路功耗无法达到最佳要求的技术问题。
[0006]本专利技术采用如下技术方案：
[0007]所述基于状态机的无时钟休眠唤醒系统，包括极低功耗电压域和其他电压域，其中所述极低功耗电压域包括休眠唤醒电路、状态机专用时钟、第一检测模块、选择器、第二检测模块、状态机以及电源开关，所述其他电压域包括顺次连接的系统时钟、时钟门控和芯片电路；
[0008]其中所述休眠唤醒电路通过状态机专用时钟、第一检测模块连接至选择器的第一输入端口，所述第二检测模块连接至选择器的第二输入端口，所述选择器的输出端口连接至状态机，所述状态机还连接至所述电源开关、时钟门控、系统时钟，所述系统时钟连接至所述第二检测模块，所述电源开关控制其他电压域的供电，所述状态机还连接至所述休眠唤醒电路。
[0009]进一步的，所述休眠唤醒电路用于处理外部唤醒信号以及来自于状态机的互补信号，以使芯片上电或掉电时不会引起错误的休眠唤醒动作；所述电源开关用于开启或关闭其他电压域的电压；所述状态机专用时钟用于给状态机提供时钟，使能控制状态机的开启
或关闭；所述选择器用于选择提供给状态机使用的时钟；所述状态机用于控制整个休眠唤醒状态过程，在唤醒过程中，休眠唤醒电路将状态机专用时钟打开，在完成唤醒任务后，状态机通过互补信号将状态机专用时钟关闭；在休眠过程中，状态机通过互补信号将状态机专用时钟打开，在完成休眠任务后，通过休眠唤醒电路将状态机专用时钟关闭；所述第一检测模块用于判断状态机专用时钟是否稳定；所述第二检测模块用于判断系统时钟是否稳定。
[0010]进一步的，所述无时钟休眠唤醒系统的工作过程如下：
[0011]当休眠唤醒电路接收到外部唤醒信号输入时，产生信号跳变开启状态机专用时钟；
[0012]第一检测模块检测并确定状态机专用时钟稳定后，将专用时钟提供通过选择器输入至状态机；
[0013]状态机开始工作，向下一个状态跳变，逐步完成其他电压域的电源和系统时钟唤醒工作，直至芯片处于正常工作状态；
[0014]若芯片需要从正常工作状态切换到休眠状态时，状态机开始跳转，待其他电压域的电源和系统时钟休眠之后，产生SLEEP和nSLEEP的互补信号，并输入至休眠唤醒电路；
[0015]休眠唤醒电路产生相应的控制信号，将状态机专用时钟关闭，状态机停止工作，芯片进入休眠状态，该状态下无时钟工作。
[0016]进一步的，所述休眠唤醒电路包括与门AND1、与门AND2、非门NOT1、非门NOT2、与非门NAND、锁存器、上电复位模块FOR、选通器、隔离器ISO1、隔离器ISO2，所述外部唤醒信号WAKEUP_pad和上电复位模块FOR输入至与非门NAND，非门NAND的输出信号分别分两路输入至非门NOT1和锁存器的R端，非门NOT1的输出信号分别输入至与门AND1和隔离器ISO1，SLEEP信号输入至隔离器ISO1，nSLEEP信号输入至隔离器ISO2，隔离器ISO1的输出信号以及隔离器ISO2通过非门NOT2的输出信号均输入至与门AND2，与门AND2的输出信号
[0017]—也输入至与门AND1，与门AND1的输出信号输入至锁存器的S端，锁存器的Q端通过选通器连接至状态机专用时钟。
[0018]进一步的，当芯片正常工作状态下，WAKEUP_pad为高电平，POR为高电平，锁存器的R端为0，当给出休眠指令，状态机输出SLEEP＝1、nSLEEP＝0时，锁
[0019]—存器的Q端置1，Q端置0，状态机专用时钟的使能被拉低后，芯片进入休眠状态；
[0020]当芯片处于休眠状态下，当有唤醒信号输入时，WAKEUP_pad为低电平，锁
[0021]—存器的R端为1，锁存器为复位状态，Q端清零，Q端置1，状态机专用时钟的使能被拉高，时钟打开，状态机开始工作，芯片被唤醒。
[0022]进一步的，，所述状态机有14个状态，状态机的转换过程如下：
[0023]状态S0、芯片工作状态：当芯片需要进入休眠状态时，状态机开始相应，进入状态S1；
[0024]状态S1、状态机专用时钟开启状态：状态机将专用时钟的使能拉高，专用时钟开启并开始检测，当第一检测模块检测并确定状态机专用时钟稳定后，进入状态S2，否则回到当前状态；
[0025]状态S2、切换状态机专用时钟状态：通过选择器将状态机专用时钟由系统时钟切换为状态机专用时钟，进入状态S3；
[0026]状态S3、系统时钟关闭状态：关闭时钟门控和系统时钟，进入状态S4；
[0027]状态S4、写休眠信号状态：输入一对互补信号到休眠唤醒电路，其中SLEEP＝1，nSLEEP＝0，等待一段时间，通过休眠唤醒电路处理之后，锁存器的Q
[0028]—端置1，Q端置0，进入状态S5；
[0029]状态S5、关闭电源状态：将其他电压域的电源开关断开，进入状态S6；
[0030]状态S6、切换状态机专用时钟使能控制状态：将状态机专用时钟的使能切
[0031]—换为锁存器的Q端控制，状态机专用时钟关闭，状态机停止工作，进入状态S7；
[0032]状态S7、休眠状态：外部唤醒信号出现时，WAKEUP_pad为低电平，锁存器
[0033]—的R端为1，锁存器为复位状态，Q端清零，Q端置1，状态机专用时钟使能为高，状态机进入状态S8；
[0034]状态S8、状态机专用时钟稳定状态：第二检本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于状态机的无时钟休眠唤醒系统，其特征在于，所述无时钟休眠唤醒系统包括极低功耗电压域和其他电压域，其中所述极低功耗电压域包括休眠唤醒电路、状态机专用时钟、第一检测模块、选择器、第二检测模块、状态机以及电源开关，所述其他电压域包括顺次连接的系统时钟、时钟门控和芯片电路；其中所述休眠唤醒电路通过状态机专用时钟、第一检测模块连接至选择器的第一输入端口，所述第二检测模块连接至选择器的第二输入端口，所述选择器的输出端口连接至状态机，所述状态机还连接至所述电源开关、时钟门控、系统时钟，所述系统时钟连接至所述第二检测模块，所述电源开关控制其他电压域的供电，所述状态机还连接至所述休眠唤醒电路。2.如权利要求1所述基于状态机的无时钟休眠唤醒系统，其特征在于：所述休眠唤醒电路用于处理外部唤醒信号以及来自于状态机的互补信号，以使芯片上电或掉电时不会引起错误的休眠唤醒动作；所述电源开关用于开启或关闭其他电压域的电压；所述状态机专用时钟用于给状态机提供时钟，使能控制状态机的开启或关闭；所述选择器用于选择提供给状态机使用的时钟；所述状态机用于控制整个休眠唤醒状态过程，在唤醒过程中，休眠唤醒电路将状态机专用时钟打开，在完成唤醒任务后，状态机通过互补信号将状态机专用时钟关闭；在休眠过程中，状态机通过互补信号将状态机专用时钟打开，在完成休眠任务后，通过休眠唤醒电路将状态机专用时钟关闭；所述第一检测模块用于判断状态机专用时钟是否稳定；所述第二检测模块用于判断系统时钟是否稳定。3.如权利要求2所述基于状态机的无时钟休眠唤醒系统，其特征在于，所述无时钟休眠唤醒系统的工作过程如下：当休眠唤醒电路接收到外部唤醒信号输入时，产生信号跳变开启状态机专用时钟；第一检测模块检测并确定状态机专用时钟稳定后，将专用时钟提供通过选择器输入至状态机；状态机开始工作，向下一个状态跳变，逐步完成其他电压域的电源和系统时钟唤醒工作，直至芯片处于正常工作状态；若芯片需要从正常工作状态切换到休眠状态时，状态机开始跳转，待其他电压域的电源和系统时钟休眠之后，产生SLEEP和nSLEEP的互补信号，并输入至休眠唤醒电路；休眠唤醒电路产生相应的控制信号，将状态机专用时钟关闭，状态机停止工作，芯片进入休眠状态，该状态下无时钟工作。4.如权利要求3所述基于状态机的无时钟休眠唤醒系统，其特征在于，所述休眠唤醒电路包括与门AND1、与门AND2、非门NOT1、非门NOT2、与非门NAND、锁存器、上电复位模块FOR、选通器、隔离器ISO1、隔离器ISO2，所述外部唤醒信号WAKEUP_pad和上电复位模块FOR输入至与非门NAND，非门NAND的输出信号分别分两路输入至非门NOT1和锁存器的R端，非门NOT1的输出信号分别输入至与门AND1和隔离器ISO1，SLEEP信号输入至隔离器ISO1，nSLEEP信号输入至隔离器ISO2，隔离器ISO1的输出信号以及隔离器ISO2通过非门NOT2的输出信号均输入至与门AND2，与门AND2的输出信号也输入至与门AND1，与—
门AND1的输出信号输入至锁存器的S端，锁存器的Q端通过选通器连接至状态机专用时钟；当芯片正常工作状态下，WAKEUP_pad为高电平，POR为高电平，锁存器的R端为0，...

【专利技术属性】
技术研发人员：王宵，樊石，王永，秦泰，
申请(专利权)人：武汉凌久微电子有限公司，
类型：发明
国别省市：