电力管理集成电路制造技术

一种电力管理集成电路，包括：触发器电路，其被配置为对开始时钟信号和接通时钟信号进行逻辑运算，其中，开始时钟信号用于设置栅极驱动电路的驱动开始时间点，接通时钟信号用于设置栅极驱动电路的输出开始时间点；第一与门电路，其被配置为接收触发器电路的输出信号中的一个输出信号以及开始时钟信号，对该一个输出信号和开始时钟信号进行与逻辑运算，并生成栅极开始信号；以及第二与门电路，其被配置为接收触发器电路的输出信号中的另一输出信号和开始时钟信号，对该另一输出信号和开始时钟信号进行与逻辑运算，并生成栅极复位信号。并生成栅极复位信号。并生成栅极复位信号。

【技术实现步骤摘要】
电力管理集成电路


[0001]本公开涉及用于驱动显示装置的面板的电力管理集成电路和包括该电力管理集成电路的显示装置。

技术介绍

[0002]显示装置可以包括能够通过各个像素来显示图像或感测触摸的面板、驱动面板的数据驱动电路和栅极驱动电路、以及控制数据驱动电路和栅极驱动电路中的各个电路的驱动的时序控制器。
[0003]时序控制器可以发送用于栅极驱动电路的栅极控制信号以控制用于导通或关断位于各个像素中的晶体管的扫描信号的供给，并且可以发送用于数据驱动电路的数据控制信号以根据由栅极驱动电路供给的扫描信号来控制向各个像素供给数据电压。
[0004]电力管理集成电路可以向显示装置内部的组件(例如，数据驱动电路、栅极驱动电路和时序控制器)供电，使得电子装置可以操作，并且可以接收由时序控制器生成的数据控制信号和栅极控制信号，以改变传送到数据驱动电路和栅极驱动电路的信号的定时、大小和相位。
[0005]电力管理集成电路可以通过处理器和接口电连接到显示装置内部的组件，以将具有预设电压或电流的多个时钟信号传送到显示装置内部的组件。
[0006]另一方面，在传统的电力管理集成电路中，由于根据从时序控制器传送到电力管理集成电路的栅极控制信号的种类形成多个信号线，因此引起如下问题：显示装置的功耗增加并且多个信号线之间的电磁噪声增加。
[0007]此外，在传统的电力管理集成电路中，可以通过组合从时序控制器传送的一些栅极控制信号来生成栅极开始信号和栅极复位信号。然而，由于要组合的信号、栅极开始信号和栅极复位信号是连锁的，因此可能引起如下问题：经由单独的时间段输出多个信号，因此栅极驱动电路的驱动时间增加。

技术实现思路

[0008]在这样的背景下，各种实施例涉及提供一种包括组合电路的电力管理集成电路，所述组合电路在不增加由时序控制器发送的栅极控制信号的种类的情况下通过逻辑运算生成用于控制栅极驱动的信号。
[0009]各种实施例涉及提供一种电力管理集成电路，其中该电力管理集成电路通过将内部组合电路设计为独立地驱动传送到电力管理集成电路的栅极控制信号、栅极开始信号和栅极复位信号来减少栅极驱动电路的驱动时间。
[0010]在一个方面，实施例可以提供一种电力管理集成电路，其包括：触发器电路，其被配置为对开始时钟信号和接通时钟信号进行逻辑运算，其中，所述开始时钟信号用于设置栅极驱动电路的驱动开始时间点，所述接通时钟信号用于设置所述栅极驱动电路的输出开始时间点；第一与门电路，其被配置为接收所述触发器电路的输出信号中的一个输出信号
以及所述开始时钟信号，对所述一个输出信号和所述开始时钟信号进行与逻辑运算，并生成栅极开始信号；以及第二与门电路，其被配置为接收所述触发器电路的输出信号中的另一输出信号和所述开始时钟信号，对所述另一输出信号和所述开始时钟信号进行与逻辑运算，并生成栅极复位信号。
[0011]在另一方面，实施例可以提供一种电力管理集成电路，其包括：D触发器电路，其被配置为通过第一输入端口接收由时序控制器生成的接通时钟信号，通过第二输入端口接收由所述时序控制器生成的开始时钟信号，并对所述接通时钟信号和所述开始时钟信号进行逻辑运算；第一与门电路，其连接到所述D触发器电路的第一输出端口并且被配置为输出栅极开始信号；以及第二与门电路，其连接到所述D触发器电路的第二输出端口并且被配置为输出栅极复位信号，其中，所述D触发器电路通过所布置的一个反相器和四个与门电路来对输入信号的脉冲进行滤波和输出。
[0012]在又一方面，实施例可以提供一种电力管理集成电路，其与用于生成栅极控制信号的时序控制器连接，所述电力管理集成电路被配置为接收所述栅极控制信号，其中，所述栅极控制信号包括开始时钟信号、接通时钟信号和断开时钟信号，所述开始时钟信号通过开始时钟线被传送到所述电力管理集成电路，所述接通时钟信号通过接通时钟线被传送到所述电力管理集成电路，以及所述断开时钟信号通过断开时钟线被传送到所述电力管理集成电路，以及其中，所述电力管理集成电路包括：触发器电路，其被配置为针对各个时间段对所述开始时钟信号和所述接通时钟信号进行逻辑运算；与门电路，其被配置为对所述触发器电路的输出信号以及所述开始时钟信号进行逻辑运算，并输出栅极开始信号；以及栅极输出级电路，其被配置为接收所述与门电路的输出信号并将栅极驱动电压传送到栅极线。
[0013]从上文显而易见的，根据实施例，可以高效地控制由电力管理集成电路生成的信号，并且可以减少栅极驱动电路的驱动时间。
[0014]根据实施例，可以通过电力管理集成电路内部的逻辑运算来独立地控制由电力管理集成电路生成的栅极时钟信号的定时。
附图说明
[0015]图1是显示装置的配置图。
[0016]图2是用于说明从时序控制器传送到电力管理集成电路的栅极控制信号的种类的流程图。
[0017]图3是用于说明根据实施例的电力管理集成电路的内部配置的第一示例性图。
[0018]图4是用于说明根据实施例的电力管理集成电路的内部配置的第二示例性图。
[0019]图5是用于说明根据实施例的栅极输出级电路的图。
[0020]图6是用于说明包括与门电路的传统电力管理集成电路的图。
[0021]图7是供给至图6的电力管理集成电路的信号的时序图。
[0022]图8是用于说明根据实施例的包括触发器电路和与门电路的电力管理集成电路的图。
[0023]图9是用于说明根据实施例的D触发器电路的图。
[0024]图10是供给至图8的电力管理集成电路的信号的时序图。
具体实施方式
[0025]图1是显示装置的配置图。
[0026]参考图1，显示装置100可以包括面板110、数据驱动电路120、栅极驱动电路130、触摸感测电路140和时序控制器150。
[0027]面板110可以以已知类型的面板(诸如液晶显示面板(LCD面板)和有机发光二极管显示面板(OLED面板)等)的形式实现。
[0028]连接到数据驱动电路120的多个数据线DL和连接到栅极驱动电路130的多个栅极线GL可以形成在面板110中。可以在面板110中限定与多个数据线DL和多个栅极线GL的交叉点相对应的多个像素P。
[0029]在各个像素P中，可以形成具有第一电极(例如，源电极或漏电极)、栅电极和第二电极(例如，漏电极或源电极)的晶体管，其中，第一电极与数据线DL连接，栅电极与栅极线GL连接，第二电极与显示电极连接。
[0030]面板110可包括显示面板和触摸屏面板(TSP)，并且显示面板和触摸屏面板可共用一些组件。
[0031]数据驱动电路120可以向数据线DL供给数据信号，以便在面板110的各个像素P上显示图像。
[0032]数据驱动电路120可以包括至少一个数据驱动集成电路。至少一个数据驱动集成电路可以直接形成在面板110中，或者视情况而定，可以通过集成到面板110中来形成。如果需要，数据驱动电路12本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电力管理集成电路，包括：触发器电路，其被配置为对开始时钟信号和接通时钟信号进行逻辑运算，其中，所述开始时钟信号用于设置栅极驱动电路的驱动开始时间点，所述接通时钟信号用于设置所述栅极驱动电路的输出开始时间点；第一与门电路，其被配置为接收所述触发器电路的输出信号中的一个输出信号以及所述开始时钟信号，对所述一个输出信号和所述开始时钟信号进行与逻辑运算，并生成栅极开始信号；以及第二与门电路，其被配置为接收所述触发器电路的输出信号中的另一输出信号和所述开始时钟信号，对所述另一输出信号和所述开始时钟信号进行与逻辑运算，并生成栅极复位信号。2.根据权利要求1所述的电力管理集成电路，其中，所述触发器电路由第一端子通过开始时钟线接收所述开始时钟信号，由第二端子通过接通时钟线接收所述接通时钟信号，并且独立于用于设置所述栅极驱动电路的输出结束时间点的断开时钟信号而被控制。3.根据权利要求1所述的电力管理集成电路，其中，所述触发器电路是D触发器电路，所述D触发器电路包括一个反相器和四个与门电路，其中，所述一个反相器用于接收所述接通时钟信号并将所述接通时钟信号传送到内部与门电路，所述四个与门电路用于对所述接通时钟信号和所述开始时钟信号进行操作。4.根据权利要求1所述的电力管理集成电路，其中，所述第一与门电路和所述第二与门电路的输入端子通过形成公共节点来接收所述开始时钟信号。5.根据权利要求1所述的电力管理集成电路，还包括：栅极输出级，其被配置为接收所述栅极开始信号和所述栅极复位信号，并向多个栅极线供给栅极驱动电压。6.根据权利要求1所述的电力管理集成电路，还包括：栅极时钟生成电路，其被配置为通过使用所述接通时钟信号的上升沿和断开时钟信号的下降沿来生成栅极时钟信号。7.根据权利要求1所述的电力管理集成电路，其中，由所述接通时钟信号和断开时钟信号的组合生成的栅极时钟信号是独立于所述栅极开始信号而生成的。8.根据权利要求1所述的电力管理集成电路，其中，由所述接通时钟信号和断开时钟信号的组合生成的栅极时钟信号的时间段的一部分与所述栅极开始信号的时间段重叠。9.一种电力管理集成电路，包括：D触发器电路，其被配置为通过第一输入端口接收由时序控制器生成的接通时钟信号，通过第二输入端口接收由所述时序控制器生成的开始时钟信号，并对所述接通时钟信号和所述开始时钟信号进行逻辑运算；第一与门电路，其连接到所述D触发器电路的第一输出端口并且被配置为输出栅极开始信号；以及第二与门电路，其连接到所述D触发器电路的第二输出端口并且被配置为输出栅极复位信号，其中，所述D触发器电路通过所布置的一个反相器和四个与门电路来对输入信号的脉冲进行滤波和输出。
10.根据权利要求9所述的电力管理集成电路，其中，所述第一与门电路接收所述开始时钟信号，并且通过对所...

【专利技术属性】
技术研发人员：卞真洙，李哲虎，
申请(专利权)人：LX半导体科技有限公司，
类型：发明
国别省市：