可重构存储控制器制造技术

本发明专利技术公开了一种可重构存储控制器，具备可重构主控制器、DRAM接口、NAND接口和备用电源接口，所述可重构主控制器通过配置可重构硬件单元形成不同的电路结构来动态处理不同计算逻辑；所述可重构硬件单元的连接重构动态更改速度可达每秒数千万次能；通过将可重构硬件单元配置成纠错协处理器，够解决现有DRAM芯片数据位错误，纠正生产测试后在使用中仍会出现数据位错误的情况，同时通过调度DRAM与NAND，实现不掉电内存NVDIMM的功能。本发明专利技术能够及时修复数据位错误，并融合DRAM与NAND的高速、高寿命和非易失。本发明专利技术能够应用于大容量存储阵列。列。

【技术实现步骤摘要】
可重构存储控制器


[0001]本专利技术涉及以可配置硬件单元为基础，通过可重构主控制器快速进行硬件单元的连接重构来实现硬件协处理器的功能，实现不掉电内存、DRAM纠错和存储阵列应用，通过两级纠错可以极大的延长存储寿命，减少错误率。

技术介绍

[0002]当下的纠错技术，大多使用通用的汉明码纠错技术，或者使用硬件的冗余技术等手段来提高DRAM纠错效率。本专利技术通过可重构主控制器快速进行硬件单元的连接重构来实现硬件协处理器的功能及升级，实现更好的不掉电内存控制器的纠错或模拟SPD功能，将标记错误单元直接修正，或将错误单元地址所在行、列或页面进行隐含或替换，实现比行业通用的汉明码更高的纠错效率，更低的延迟和更多的纠错位数，极大效率提高不掉电内存纠错效率，尤其对于硬件单元错误能够自动修正。

技术实现思路

[0003]本专利技术公开了一种可重构存储控制器，具备可重构主控制器、DRAM接口、NAND接口和备用电源接口；所述可重构主控制器能够及时修复数据位错误，并融合DRAM与NAND的高速、高寿命和非易失特性，解决现有DRAM芯片数据位错误，纠正生产测试后在使用中仍会出现数据位错误的情况，同时通过调度DRAM与NAND相互备份，实现不掉电内存NVDIMM的功能；所述可重构主控制器通过使用DRAM的高速、低延时和长寿命特性满足带电运行时期主机对内存计算和数据存储的需求，当掉电发生或备份指令发生时，通过备用电源支持，所述主控制器将DRAM数据写入NAND，并在下次上电时，将NAND数据写回DRAM；所述可重构是指主控制器内部具备可配置的硬件单元，能够通过主控制器快速进行硬件单元的连接重构来实现类似硬件协处理器的功能，所述硬件单元的连接重构能够只进行一次或可多次动态进行更改。
[0004]所述的可重构存储控制器，其特征在于，所述可重构主控制器具备串行接口，能够模拟非易失存储器SPD功能，把DRAM内存条的产品信息及错误地址映射表BAM提供给主机，主机根据SPD接口读取BAM标记的错误位地址信息，修复错误内存单元的方法，是把错误内存单元的数据位所在的行、列或页面隐含掉或用正确的内存单元行、列或页面替换掉。
[0005]所述的可重构存储控制器，其特征在于，所述可重构主控制器通过配置可重构硬件单元形成不同的电路结构来动态处理不同计算逻辑；所述可重构硬件单元的连接重构动态更改速度可达每秒数千万次。
[0006]所述的可重构存储控制器，其特征在于，所述可重构主控制器带有纠错协处理器的配置功能，能够将可重构硬件单元配置成纠错协处理器，直接读取BAM标记的错误位地址信息，用所述可重构主控制器中的高速存储单元进行替换，实现在内存条上直接将错误修正，从主机侧看内存条是完全没有错误的，且容量没有缩减。
[0007]所述的可重构存储控制器，其特征在于，所述可重构主控制器能够将所有存储单
元模拟成内存单元，由于NAND擦写寿命有限，只能短时间实现超内存应用，因为NAND的使用增加了总内存容量。
[0008]所述的可重构存储控制器，其特征在于，所述可重构主控制器能够将所有存储单元模拟成闪存单元，由于DRAM掉电数据丢失，备用电池供电时间有限，只能短时间实现超闪存应用，因为DRAM的使用增加了总闪存容量。
[0009]所述的可重构存储控制器，其特征在于，所述可重构主控制器能够随时调度所有存储单元模拟成内存单元及闪存单元。
[0010]所述的可重构存储控制器，其特征在于，所述可重构主控制器具备数据去重和数据压缩功能，使得NAND存储数据容量能够比实际物理单元存储容量大。
[0011]所述的可重构存储控制器，其特征在于，所述可重构主控制器能够用于大容量存储阵列，支持安全加密功能，其中的数据信息能够加密，并具备数字签名能够由外部根据特定的公钥验证信息的正确性。
[0012]所述的可重构存储控制器，其特征在于，所述可重构主控制器具备唯一芯片编号，所述特定的公钥是根据统一指定的公钥或公钥矩阵对唯一芯片编号运算所生成的标识公钥。
具体实施方式
[0013]本专利技术所述的可重构存储控制器，具体实施方式为，将可重构主控制器、可配置硬件单元、DRAM芯片、NAND芯片和超级电容共同组成不掉电内存和存储阵列等超级存储产品，可重构主控制器对外模拟SPD串行接口，提供内存条基本产品信息，包括频率，容量，支持的校验方式等，同时在测试时将错误信息更新到SPD接口中。可重构主控制器通过快速进行硬件单元的连接重构来实现硬件纠错的协处理器，直接读取SPD接口中BAM标记的错误位地址信息，用可重构主控制器中的高速存储单元进行替换，实现在内存条上直接将错误修正，从主机侧看内存条是完全没有错误的，且容量没有缩减。对于可重构主控制器无法修复的错误，主机上安装内存修复组件，通过读取SPD中的剩余无法修正的错误信息，选择将对应地址的行、列或页面进行隐含或替换，能极大的提高存储芯片的效率以及产品的良率。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可重构存储控制器，具备可重构主控制器、DRAM接口、NAND接口和备用电源接口；所述可重构主控制器能够及时修复数据位错误，并融合DRAM与NAND的高速、高寿命和非易失特性，解决现有DRAM芯片数据位错误，纠正生产测试后在使用中仍会出现数据位错误的情况，同时通过调度DRAM与NAND相互备份，实现不掉电内存NVDIMM的功能；所述可重构主控制器通过使用DRAM的高速、低延时和长寿命特性满足带电运行时期主机对内存计算和数据存储的需求，当掉电发生或备份指令发生时，通过备用电源支持，所述主控制器将DRAM数据写入NAND，并在下次上电时，将NAND数据写回DRAM；所述可重构是指主控制器内部具备可配置的硬件单元，能够通过主控制器快速进行硬件单元的连接重构来实现类似硬件协处理器的功能，所述硬件单元的连接重构能够只进行一次或可多次动态进行更改。2.根据权利要求1中所述的可重构存储控制器，其特征在于，所述可重构主控制器具备串行接口，能够模拟非易失存储器SPD功能，把DRAM内存条的产品信息及错误地址映射表BAM提供给主机，主机根据SPD接口读取BAM标记的错误位地址信息，修复错误内存单元的方法，是把错误内存单元的数据位所在的行、列或页面隐含掉或用正确的内存单元行、列或页面替换掉。3.根据权利要求2中所述的可重构存储控制器，其特征在于，所述可重构主控制器通过配置可重构硬件单元形成不同的电路结构来动态处理不同计算逻辑；所述可重构硬件单元的连接重构动态更改速度可达每秒数千万次。4.根据权利要求1中所述的可重构存储控制器，其特征...

【专利技术属性】
技术研发人员：陈新，
申请(专利权)人：陈新，
类型：发明
国别省市：