使用掺杂层的栅极界面工程制造技术

可执行处理方法以产生半导体结构。这些方法可包括在半导体基板之上形成硅层。此形成可包括形成并入掺杂剂的硅层。这些方法可包括使此硅层的一部分氧化，同时保持此硅层的一部分与此半导体基板接触。此氧化可驱使此掺杂剂的一部分通过此硅层且进入此半导体基板。一部分通过此硅层且进入此半导体基板。一部分通过此硅层且进入此半导体基板。

【技术实现步骤摘要】
【国外来华专利技术】使用掺杂层的栅极界面工程
[0001]相关申请的交叉引用
[0002]本申请要求享有于2020年6月17日递交的名称为“GATE INTERFACE ENGINEERING WITH DOPED LAYER(使用掺杂层的栅极界面工程)”的美国专利申请第63/040,107号的优先权，由此通过引用并入上述申请的全部内容。


[0003]本技术涉及半导体系统、工艺和设备。更具体地，本技术系涉及增强栅极结构的工艺。

技术介绍

[0004]逻辑门性能与所用材料的特性以及结构层的厚度和面积有关。然而，随着一些栅极特性经调整以适应器件按比例缩小(scaling)，挑战出现了。例如，对于氧化硅栅介质，电容可随着厚度的减小而改善，这可带来更高的通道迁移率(channel mobility)和更快的器件性能。然而，随着厚度的继续减小，栅极漏电流(gate leakage)可能会影响器件，且可能引起器件良率下降。另外，厚度减小的氧化物可能品质较低且引起短路。已经针对栅介质采用了高k材料，以减小有效氧化物厚度，同时限制对栅极漏电流的影响。由于与高k材料形成相关的形态问题，使特定高k材料最大化的努力已受到限制。
[0005]因此，需要可用于最大化高k材料性能且使得能够产生高品质器件和结构的改进的系统和方法。本技术解决了这些和其他需求。

技术实现思路

[0006]可执行处理方法以产生半导体结构。这些方法可包括在半导体基板之上形成硅层。此形成可包括形成并入掺杂剂的硅层。这些方法可包括使此硅层的一部分氧化，同时保持此硅层的一部分与此半导体基板接触。此氧化可驱使掺杂剂的一部分通过硅层且进入半导体基板。
[0007]在一些实施方式中，硅层可由原子层沉积或外延生长形成。掺杂剂可以是或包括氮、磷或氟中的一者或多者。硅层可形成为小于或约为5nm的厚度。使硅层的一部分氧化可形成牺牲氧化物，且此方法还可包括移除牺牲氧化物。此移除可包括原位干式化学工艺。此移除可在第一处理腔室中执行，且这些方法还可包括形成含氧材料。这些方法可包括将半导体基板自第一处理腔室传送至第二处理腔室。这些方法可包括形成覆盖含氧材料的高k介电材料。在形成高k介电材料之前，这些方法可包括用含氮前驱物或含氧前驱物在含氧材料上引入反应性配体。
[0008]含氮前驱物可以是或包括氨。高k介电材料可以是或包括选自包括铪、锆、硅、镧、铝、钛或锶的群组的至少一种元素。此方法可在一个或多个处理腔室中执行，而不将半导体基板暴露于大气。硅层可外延地形成在半导体基板之上，且半导体基板可以是或包括硅锗。使硅层的一部分氧化可形成牺牲氧化物，且形成牺牲氧化物可包括第一氧化工艺。在该方
法期间，使与半导体基板接触的硅层的部分氧化可包括与第一氧化工艺不同的第二氧化工艺。使与半导体基板接触的硅层的部分氧化可包括将含氮和氧的前驱物输送至半导体基板。使与半导体基板接触的硅层的部分氧化可在低于或约为750℃的温度下发生。
[0009]本技术的一些实施方式可涵盖形成半导体结构的方法。这些方法可包括自半导体处理腔室中所含有的基板的表面移除氧化物。基板可以是或包括硅锗鳍片。这些方法可包括在半导体基板之上形成硅层。此形成可包括形成并入作为掺杂剂的氮、氟或磷的硅层。这些方法可包括使硅层氧化以形成牺牲氧化物。此氧化可使掺杂剂的一部分扩散通过硅层且进入半导体基板。这些方法可包括移除牺牲氧化物。这些方法可包括将氧化亚氮输送至基板以形成含氧材料。这些方法可包括通过使基板与含氮前驱物接触来预加工含氧材料。这些方法可包括形成覆盖经预加工的含氧材料的高k介电材料。
[0010]在一些实施方式中，移除可包括原位干式化学工艺。此移除可在第一处理腔室中执行。此方法还可包括在形成高k介电材料之前将基板自第一处理腔室传送至第二处理腔室。硅层可由原子层沉积或外延生长形成，且硅层可形成为小于或约为5nm的厚度。形成牺牲氧化物可包括将含氧前驱物和含氢前驱物输送至基板以形成含氧材料。
[0011]本技术的一些实施方式可涵盖形成半导体结构的方法。这些方法可包括自半导体处理腔室中所含有的基板的表面移除本征氧化物。基板可包括硅锗。这些方法可包括在半导体基板之上形成硅层。此形成可包括形成并入掺杂剂的硅层。这些方法可包括使硅层的一部分氧化以形成牺牲氧化物，同时保持硅层的一部分与半导体基板接触。此氧化可驱使掺杂剂的一部分通过硅层且进入半导体基板。这些方法可包括移除牺牲氧化物。
[0012]这样的技术可提供优于传统系统和技术的许多好处。例如，这些工艺可允许掺杂剂并入至半导体结构的通道区域中，且可产生栅极氧化物的高品质氧化物层。另外，栅极氧化物的产生可限制氧化扩展至下面的层中。结合以下描述和附图更详细地描述这些和其他实施方式，连同它们的许多优点及特征。
附图说明
[0013]通过参考说明书的其余部分和附图，可实现对所公开技术的性质和优点的进一步理解。
[0014]图1示出根据本技术实施方式的示例性处理系统的俯视平面图。
[0015]图2示出根据本技术实施方式的形成半导体结构的方法中的选定操作。
[0016]图3A
‑
图3I示出根据本技术实施方式的示例性基板的示意性横截面图。
[0017]包括若干图作为示意图。应当理解，这些图是为了说明的目的，且除非特别说明为按比例绘制，否则不认为是按比例绘制的。另外，作为示意图，提供这些图是为了帮助理解，且与现实表示相比可能不包括所有方面或信息，且出于说明目的可能包括夸张的材料。
[0018]在附图中，相似的部件和/或特征可具有相同的参考标记。此外，相同类型的各种部件可通过在参考标记后加上区分相似部件的字母来区分。若说明书中仅使用第一参考标记，则此描述适用于具有相同第一参考标记的相似部件中的任何一个部件，而不管字母如何。
具体实施方式
[0019]随着逻辑门结构按比例缩小至更小的尺寸，正在寻求新的材料结构以提供改进。与利用诸如氧化硅之类的材料的传统栅极堆叠结构(stack)相比，高k电介质的使用增加栅极堆叠结构的介电常数。然而，与氧化硅相似，随着材料厚度的减小，栅极漏电流增加。例如，栅极漏电流随着有效氧化物厚度的减小而增加。因此，栅极漏电流与有效氧化物厚度之间的反相关可对晶体管和所产生器件的性能造成限制。
[0020]对于FinFET结构，覆盖在鳍片上的栅极氧化物可执行多种功能。例如，栅极氧化物可在栅极下方形成导电通道区域。诸如由较低品质氧化物形成的栅极氧化物内的缺陷或孔洞可能造成短路和结构损坏。另外，栅极氧化物可能阻止器件的PFET或P
‑
MOS区域中的锗扩散。传统技术通常使用湿式氧化技术，诸如chemox，连同其他氧化方法来形成栅极氧化物。传统技术产生较低品质的氧化物层，且无法很好地得到控制，这可能过度氧化至鳍片中。这可能产生较不稳健的氧化锗材料，这些不稳健的氧化锗材料在热应力或电应力下可能更容易失效。本技术通过由所限定的含硅材料形成受控栅极氧化物层来克服这些问题。这些栅极氧本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成半导体结构的方法，所述方法包含以下步骤：在半导体基板之上形成硅层，其中所述形成包含以下步骤：形成并入掺杂剂的硅层；和使所述硅层的一部分氧化，其中所述氧化驱使所述掺杂剂的一部分通过所述硅层且进入所述半导体基板。2.如权利要求1所述的形成半导体结构的方法，其中所述硅层由原子层沉积或外延生长形成。3.如权利要求1所述的形成半导体结构的方法，其中所述掺杂剂包含氮、磷或氟中的一者或多者。4.如权利要求1所述的形成半导体结构的方法，其中所述硅层形成为小于或约为5nm的厚度。5.如权利要求1所述的形成半导体结构的方法，其中使所述硅层的一部分氧化形成牺牲氧化物，所述方法进一步包含以下步骤：移除所述牺牲氧化物，其中所述移除包括原位干式化学工艺。6.如权利要求5所述的形成半导体结构的方法，其中所述移除在第一处理腔室中执行，且其中所述方法进一步包含以下步骤：形成含氧材料；将所述半导体基板自所述第一处理腔室传送至第二处理腔室；和形成覆盖所述含氧材料的高k介电材料。7.如权利要求6所述的形成半导体结构的方法，进一步包含以下步骤：在形成所述高k介电材料之前，用含氮前驱物或含氧前驱物在所述含氧材料上引入反应性配体。8.如权利要求7所述的形成半导体结构的方法，其中所述含氮前驱物包含氨。9.如权利要求6所述的形成半导体结构的方法，其中所述高k介电材料包含选自由铪、锆、硅、镧、铝、钛和锶组成的群组的至少一种元素。10.如权利要求1所述的形成半导体结构的方法，其中所述方法在一个或多个处理腔室中执行，而不将所述半导体基板暴露于大气。11.如权利要求1所述的形成半导体结构的方法，其中所述硅层外延地形成于所述半导体基板之上，且其中所述半导体基板包含硅锗。12.如权利要求1所述的形成半导体结构的方法，其中使所述硅层的一部分氧化形成牺牲氧化物，其中形成所述牺牲氧化物包含第一氧化工艺，且其中所述方法进一步包含以下步骤：使与所述半导体基板接触的所述硅层的所述部分氧化包含与所述第一氧化工艺不同的第二氧化工艺。13...

【专利技术属性】
技术研发人员：史蒂文，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：