PCIe总线网络接口卡的系统级验证平台技术方案

本发明专利技术提供了一种PCIe总线网络接口卡的系统级验证平台，包括：PCIe UVC组件、GMAC UVC组件、scoreboard模块、checker组件、JTAG UVC组件以及待测设计DUT；所述PCIe UVC组件连接所述待测设计DUT；所述PCIe UVC组件与所述scoreboard模块连接；所述待测设计DUT连接所述GMAC UVC组件；所述GMAC UVC组件连接所述scoreboard模块；所述GMAC UVC组件连接所述checker组件；所述checker组件连接scoreboard模块；外部发送测试sequence向所述PCIe UVC组件发送数据帧，外部接收测试sequence向所述GMAC UVC组件发送数据帧。本发明专利技术自带多级校验和检测，可实现实时对数据帧的校验检查。可实现实时对数据帧的校验检查。可实现实时对数据帧的校验检查。

【技术实现步骤摘要】
PCIe总线网络接口卡的系统级验证平台


[0001]本专利技术涉及网络系统
，具体地，涉及一种PCIe总线网络接口卡的系统级验证平台，尤其是一种PCIe总线10/100/1000Mbps网络接口卡的系统级验证平台。

技术介绍

[0002]芯片被称为“工业粮食”，是制造业的核心技术，芯片产业也是非常重要的环节。当前，集成电路芯片的结构越来越复杂，单颗芯片内集成的逻辑门电路越来越多，芯片验证技术作为集成电路设计中至关重要的一环，需要伴随着芯片复杂度的提高而不断发展。集成电路设计及验证领域，我国的发展还相对落后。现有的传统基于Verilog的验证方法，验证效率低，重用性差，验证覆盖率难以提高，而且往往需要大量的人力物力，难以保证验证的准确性。而基于SystemVerilog的UVM验证方法学引入了一个通用的验证平台，具有面向对象编程、动态线程和多线程通信、随机测试、功能及代码覆盖率自动收集等特性，将极大地提高芯片验证效率。
[0003]基于PCIe的以太网接口卡通常具有以太网接口、主机侧高速PCIe接口等高速复杂总线接口，而且各个接口所采用的特性通常与接口卡直接相关，各个接口之间必须协调配合才能保证网络接口卡的正常工作。因此，即使采用UVM验证方法学搭建验证平台也存在验证复杂度高、平台搭建困难等问题。当前，还未见相关系统级验证平台的发布，这无疑会严重制约以太网接口卡芯片的快速开发验证，阻碍芯片国产化的脚步。
[0004]由此，如何利用UVM验证方法学搭建基于PCIe的以太网接口卡的系统级验证平台并完成高覆盖率、高效率、高可重用性的验证是当前亟待需要解决的问题。

技术实现思路

[0005]针对现有技术中的缺陷，本专利技术的目的是提供一种PCIe总线网络接口卡的系统级验证平台。
[0006]根据本专利技术提供的一种PCIe总线网络接口卡的系统级验证平台，包括：PCIeUVC组件、GMACUVC组件、scoreboard模块、checker组件、JTAGUVC组件以及待测设计DUT；
[0007]所述PCIeUVC组件连接所述待测设计DUT，所述PCIeUVC组件与所述待测设计DUT之间进行数据帧的传输；所述PCIeUVC组件与所述scoreboard模块连接，所述PCIeUVC组件向所述scoreboard模块发送帧记录；
[0008]所述待测设计DUT连接所述GMACUVC组件，所述待测设计DUT与所述GMACUVC组件之间进行数据帧的传输；所述GMACUVC组件连接所述scoreboard模块，所述GMACUVC组件向所述scoreboard模块发送帧记录；
[0009]所述GMACUVC组件连接所述checker组件，所述GMACUVC组件与所述checker组件之间进行数据帧的传输；所述checker组件连接scoreboard模块，所述checker组件向所述scoreboard模块发送帧记录；
[0010]外部发送测试sequence向所述PCIeUVC组件发送数据帧，外部接收测试sequence
向所述GMAC UVC组件发送数据帧。
[0011]优选的，所述PCIe UVC组件包括第一Driver组件、第一Monitor组件、第一 Sequencer组件及第一配置模块；
[0012]所述第一Driver组件完成PCIe事务到PCIe VIP底层读写的映射；
[0013]所述第一Monitor组件监控PCIe接口的数据通信，并通过TLM通信将检测到的数据发送给所述scoreboard模块的记分板进行数据对比；
[0014]所述第一Sequencer组件连接所述第一Driver组件和外部sequence；
[0015]所述第一配置模块用于配置所述PCIe UVC组件的配置信息。
[0016]优选的，所述GMAC UVC组件包括第二Driver组件、第二Monitor组件、第二 Sequencer组件及第二配置模块；
[0017]所述第二Driver组件将GMII事务转换成GMII接口信号；
[0018]所述第二Monitor组件在网络接口端收发两路上同时检测接口信号的变化，自动识别数据帧的发送，并将数据帧识别出来后汇报给所述scoreboard模块的记分板；
[0019]所述第二Sequencer组件连接所述第二Driver组件和外部sequence。
[0020]优选的，所述第一配置模块的配置参数包括如下参数：
[0021]PCIe通道数、lane的memory基地址、通道lane的中断memory基地址、收发Ring 的基本信息以及发送确认回收的超时时长。
[0022]优选的，所述第一Driver组件内置发送TX Ring模块和接收RX Ring模块，实现收发Ring环。
[0023]优选的，所述TX Ring模块实现如下任务：
[0024]Init Task：执行Ring环的初始化，使Ring中各个entry的信息通过PCIe的存储器写任务MemWr_DW task写入待测设计DUT片内寄存器；
[0025]Enable Task：通知待测设计DUT启用发送Ring的发送操作；
[0026]Recycle Task：常驻无限循环task，负责读取待测设计DUT的Head寄存器更新，依次检测Ring环的Head更新后的每个entry所对应的特定位是否有被待测设计DUT写回表示发送完成；若特定位被更新，表示发送已完成，则将对应的事务层数据包发送给 scoreboard模块的的记分板；同时标记该entry为空闲；
[0027]SendFrame Task：负责将事务层表示的数据帧封装成Ring环中的数据包，其中，数据帧的数据由软件通过PCIe VIP的后门访问Backdoor MemWr_dw task模拟写入主机内存；同时更新Ring环的Tail位置，使其指向下一个可用的空闲entry；基于发送机制，平台自动识别帧数据的第一位，当第一位为0时，平台将依序将数据帧放置到发送缓存中，不移动Ring环的Tail位置；当第一位为1时，平台将数据帧依序放置到缓存中后，将移动Ring环的Tail位置，通知硬件执行发送操作。
[0028]优选的，所述RX Ring模块实现如下任务：
[0029]Init Task：执行Ring环的初始化，使Ring中各个entry的信息通过PCIe的 MemWr_DW task写入待测设计DUT片内寄存器；
[0030]Enable Task：通知待测设计DUT启用接收Ring的接收操作；
[0031]Recycle Task：常驻无限循环task，负责读取待测设计DUT的Head寄存器更新，依次检测Ring环的head更新后的每个entry所对应的特定位是否有被待测设计DUT写回表示
接收完成；若特定被更新，表示接收已完成，则将此entry所对应的接收数据帧内存，通过PCIe 本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIe总线网络接口卡的系统级验证平台，其特征在于，包括：PCIe UVC组件、GMAC UVC组件、scoreboard模块、checker组件、JTAG UVC组件以及待测设计DUT；所述PCIe UVC组件连接所述待测设计DUT，所述PCIe UVC组件与所述待测设计DUT之间进行数据帧的传输；所述PCIe UVC组件与所述scoreboard模块连接，所述PCIe UVC组件向所述scoreboard模块发送帧记录；所述待测设计DUT连接所述GMAC UVC组件，所述待测设计DUT与所述GMAC UVC组件之间进行数据帧的传输；所述GMAC UVC组件连接所述scoreboard模块，所述GMAC UVC组件向所述scoreboard模块发送帧记录；所述GMAC UVC组件连接所述checker组件，所述GMAC UVC组件与所述checker组件之间进行数据帧的传输；所述checker组件连接scoreboard模块，所述checker组件向所述scoreboard模块发送帧记录；外部发送测试sequence向所述PCIe UVC组件发送数据帧，外部接收测试sequence向所述GMAC UVC组件发送数据帧。2.根据权利要求1所述的PCIe总线网络接口卡的系统级验证平台，其特征在于，所述PCIe UVC组件包括第一Driver组件、第一Monitor组件、第一Sequencer组件及第一配置模块；所述第一Driver组件完成PCIe事务到PCIe VIP底层读写的映射；所述第一Monitor组件监控PCIe接口的数据通信，并通过TLM通信将检测到的数据发送给所述scoreboard模块的记分板进行数据对比；所述第一Sequencer组件连接所述第一Driver组件和外部sequence；所述第一配置模块用于配置所述PCIe UVC组件的配置信息。3.根据权利要求1所述的PCIe总线网络接口卡的系统级验证平台，其特征在于，所述GMAC UVC组件包括第二Driver组件、第二Monitor组件、第二Sequencer组件及第二配置模块；所述第二Driver组件将GMII事务转换成GMII接口信号；所述第二Monitor组件在网络接口端收发两路上同时检测接口信号的变化，自动识别数据帧的发送，并将数据帧识别出来后汇报给所述scoreboard模块的记分板；所述第二Sequencer组件连接所述第二Driver组件和外部sequence。4.根据权利要求2所述的PCIe总线网络接口卡的系统级验证平台，其特征在于，所述第一配置模块的配置参数包括如下参数：PCIe通道数、lane的memory基地址、通道lane的中断memory基地址、收发Ring的基本信息以及发送确认回收的超时时长。5.根据权利要求2所述的PCIe总线网络接口卡的系统级验证平台，其特征在于，所述第一Driver组件内置发送TX Ring模块和接收RX Ring模块，实现收发Ring环。6.根据权利要求5所述的PCIe总线网络接口卡的系统级验证平台，其特征在于，所述TX Ring模块实现如下任务：Init Task：执行Ring环的初始化，使Ring中各个entry的信息通过PCIe的存储器写任务MemWr_DW task写入待测设计DUT片内寄存器；Enable Task：通知待测设计DUT启用发送Ring的发送操作；
Recycle Task：常驻无限循环task，负责读取待测设计DUT的Head寄存器更新，依次检测Ring环的Head更新后的每个entry所对应的特定位是否...

【专利技术属性】
技术研发人员：胡立恩，刘宇，聂新义，戴天喆，周明炜，殷文雄，刘玉静，王芸，段国东，
申请(专利权)人：华东计算技术研究所中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：