基板处理系统、基板处理方法以及图制作装置制造方法及图纸

基板处理系统具备测定装置、搬送装置、图制作装置以及评价装置。测定装置测定由对基板进行第一工序的处理的第一处理装置进行第一工序后的基板的错误。搬送装置在包括第一处理装置、第二处理装置以及所述测定装置的多个装置间搬送基板，该第二处理装置对基板进行在第一工序后进行的第二工序的处理。图制作装置针对每个基板，制作表示基板上的错误的分布的错误图。评价装置针对每个基板，基于错误图来计算表示错误的重要度的评价值。评价装置根据评价值是否为预先决定的第一阈值以上的判定结果，来向搬送装置指示被进行了第一工序后的基板的搬送目的地。板的搬送目的地。板的搬送目的地。

【技术实现步骤摘要】
【国外来华专利技术】基板处理系统、基板处理方法以及图制作装置


[0001]本公开的各种侧面和实施方式涉及一种基板处理系统、基板处理方法以及图制作装置。

技术介绍

[0002]在下述的专利文献1中，公开有如下一种技术：基于检查装置检测出的缺陷位置坐标来分析缺陷的分布状态，并分类到重复缺陷、密集缺陷、圆弧状分布缺陷、辐射状分布缺陷、线状分布缺陷、环/块状分布缺陷等中的任意的分布特征类型中。由此，在半导体晶圆的制造工序中，能够基于由检查装置检测出的缺陷数据来进行缺陷分布状态分析，使由装置或工艺引起的不良原因的确定变得容易。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2004
‑
117229号公报

技术实现思路

[0006]专利技术要解决的问题
[0007]本公开提供一种能够削减处理的浪费的基板处理系统、基板处理方法以及图制作装置。
[0008]用于解决问题的方案
[0009]本公开的一个侧面是基板处理系统，该基板处理系统具备测定装置、搬送装置、图制作装置以及评价装置。测定装置测定由对基板进行第一工序的处理的第一处理装置进行第一工序后的基板的错误。搬送装置在包括第一处理装置、第二处理装置以及所述测定装置的多个装置间搬送基板，所述第二处理装置对基板进行在第一工序后进行的第二工序的处理。图制作装置针对每个基板，制作表示基板上的错误的分布的错误图。评价装置针对每个基板，基于错误图来计算表示错误的重要度的评价值。评价装置根据评价值是否为预先决定的第一阈值以上的判定结果，来向搬送装置指示被进行了第一工序后的基板的搬送目的地。
[0010]专利技术的效果
[0011]根据本公开的各种侧面和实施方式，能够削减处理的浪费。
附图说明
[0012]图1是示出本公开的一个实施方式中的基板处理系统的一例的系统结构图。
[0013]图2是示出图制作装置的一例的框图。
[0014]图3是示出错误量的确定方法的一例的图。
[0015]图4是示出错误量的确定方法的一例的图。
[0016]图5是示出错误表的一例的图。
[0017]图6是用于说明错误量的更新方法的一例的图。
[0018]图7是用于说明错误量的更新方法的一例的图。
[0019]图8是示出图制作装置的处理的一例的流程图。
[0020]图9是示出评价装置的一例的框图。
[0021]图10是示出基准图表的一例的图。
[0022]图11是示出影响度表的一例的图。
[0023]图12是示出评价值表的一例的图。
[0024]图13是示出基板处理系统的动作的一例的序列图。
[0025]图14是示出实现评价装置和图制作装置的功能的计算机的一例的硬件结构图。
具体实施方式
[0026]下面，基于附图来详细地说明基板处理系统、基板处理方法以及图制作装置的实施方式。此外，并不通过以下的实施方式来限定所公开的基板处理系统、基板处理方法以及图制作装置。
[0027]在半导体装置的制造工序中包括多个工序。另外，一般来说，在全部工序的处理结束的情况下，进行基板的检查，并进行微粒的数量是否为规定数量以下、电气特性是否满足规定的基准等检查。
[0028]另外，在仅在全部工序结束后进行检查的情况下，不对在中途的工序中基板是否成为了不满足期望的特性的状态进行判定。因此，即使在中途的工序中基板已经成为了不满足期望的特性的状态，也将处理进行到最后的工序为止，在进行最后的处理后判定为基板不满足期望的特性，从而将基板废弃。对成为不满足期望的特性的状态的基板进行的之后的处理是浪费的处理。因此，半导体制造装置的工作时间、此时使用的处理气体以及电力等被无意义地消耗。
[0029]因此，本公开提供一种能够削减处理的浪费的技术。
[0030][基板处理系统10的结构][0031]图1是示出本公开的一个实施方式中的基板处理系统10的一例的系统结构图。基板处理系统10具备评价装置20以及处理组12
‑
1～12
‑
m(m是2以上的自然数)。评价装置20经由LAN(Local Area Network：局域网)等通信网11来与处理组12
‑
1～12
‑
m的各个处理组进行通信。在处理组12
‑
1～12
‑
m的各个处理组中设置有图制作装置30
‑
1～30
‑
n(n为2以上的自然数)、测定装置40
‑
1～40
‑
n、处理装置50
‑
1～50
‑
n、搬送装置60
‑
1～60
‑
n、收容装置13以及收容装置14。
[0032]此外，以下，在不对处理组12
‑
1～12
‑
m的各个处理组进行区别而统称的情况下记载为处理组12，在不对图制作装置30
‑
1～30
‑
n的各个图制作装置进行区别而统称的情况下记载为图制作装置30。另外，以下，在不对测定装置40
‑
1～40
‑
n的各个测定装置进行区别而统称的情况下记载为测定装置40，在不对处理装置50
‑
1～50
‑
n的各个处理装置进行区别而统称的情况下记载为处理装置50。另外，以下，在不对搬送装置60
‑
1～60
‑
n的各个搬送装置进行区别而统称的情况下记载为搬送装置60。
[0033]各个处理装置50对基板W执行包括清洗、成膜、蚀刻、改性、CMP(Chemical Mechanical Polish：化学机械研磨)等处理的工序。处理装置50
‑
1对基板W进行第一工序的
处理。处理装置50
‑
2对基板W进行在第一工序之后进行的第二工序的处理。处理装置50
‑
n对基板W进行在第(n
‑
1)工序之后进行的第n工序的处理。各个处理装置50可以对基板W逐张地进行处理，也可以对多个基板W统一地进行处理。处理装置50
‑
1是第一处理装置的一例，处理装置50
‑
2是第二处理装置的一例。
[0034]各个测定装置40对每个基板W测定由处理装置50进行处理后的基板W的错误。例如，测定装置40
‑
1测定由处理装置50
‑
1进行第一工序的处理后的基板W的错误，并将测定出的错误的信息输出到图制作装置30
‑
1。另外，例如，测定装置40
‑
n测定由处理装置50
‑
n进行第n工序的处理后的基板W的错误，并将测定出的错误的信息输出到图制作装置30
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种基板处理系统，具备：测定装置，其测定由对基板进行第一工序的处理的第一处理装置进行所述第一工序的处理后的所述基板的错误；搬送装置，其在包括所述第一处理装置、第二处理装置以及所述测定装置的多个装置间搬送所述基板，所述第二处理装置对所述基板进行在所述第一工序后进行的第二工序的处理；图制作装置，其针对每个所述基板，制作表示所述基板上的所述错误的分布的错误图；以及评价装置，其针对每个所述基板，基于所述错误图来计算表示错误的重要度的评价值，其中，所述评价装置根据所述评价值是否为预先决定的第一阈值以上的判定结果，来向所述搬送装置指示被进行了所述第一工序后的所述基板的搬送目的地。2.根据权利要求1所述的基板处理系统，其特征在于，所述评价装置在判定为所述评价值为预先决定的第一阈值以上的情况下，向所述搬送装置指示，以不将被进行了所述第一工序后的所述基板向所述第二处理装置搬送，而将该基板废弃。3.根据权利要求1或2所述的基板处理系统，其特征在于，所述图制作装置具有错误量确定部，该错误量确定部针对每个所述基板，对多个配置芯片的所述基板上的区域即芯片区域的各个芯片区域确定表示错误的量的数值即错误量。4.根据权利要求3所述的基板处理系统，其特征在于，所述图制作装置具有：更新部，其针对每个所述基板，对包含错误的所述芯片区域，以该芯片区域的错误量与同该芯片区域邻接的其它芯片区域的错误量的合计值来更新该芯片区域的错误量；以及制作部，其针对每个所述基板，在所述基板上的多个所述芯片区域中按照错误量从大到小的顺序确定出预先决定的比例的芯片区域，并将确定出的芯片区域的分布制作为错误图。5.根据权利要求4所述的基板处理系统，其特征在于，所述更新部对针对每个所述芯片区域确定出的错误量的合计值为预先决定的值以上的基板更新所述芯片区域的错误量。6.根据权利要求1～5中的任一项所述的基板处理系统，其特征在于，所述评价装置具有：劣化等级确定部，其参照对预先决定的多个不同的错误图即基准图的各个基准图关联劣化等级而得到的数据，来针对每个所述基板确定与同由所述图制作装置制作出的错误图的类似度最高的基准图相关联的劣化等级，该劣化等级是表示成为该基准图的分布的错误的原因的劣化程度的数值；以及评价值计算部，其针对每个所述基板，计算所述劣化等级与所述第一工序的影响度的积作为被进行了所述第一工序的处理后的所述基板的评价值。7.根据权利要求6所述的基...

【专利技术属性】
技术研发人员：秋元健司，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：