等离子体沉积的膜中的氢管理制造技术

半导体处理的示例性方法可包括将含硅前驱物流动至半导体处理腔室的处理区域中。基板可容纳在处理区域内，且基板可维持在低于或约450℃的温度下。方法可包括冲击含硅前驱物的等离子体。方法可包括在半导体基板上形成非晶硅层。非晶硅层的特征可在于小于或约3％的氢掺入。掺入。掺入。

【技术实现步骤摘要】
【国外来华专利技术】等离子体沉积的膜中的氢管理
相关申请的交叉引用
[0001]本申请要求于2020年7月19日提交的题为“HYDROGEN MANAGEMENT IN PLASMA DEPOSITED FILMS(等离子体沉积的膜中的氢管理)”的美国专利申请第16/932,793号的优先权，所述申请通过引用以其整体并入本文。


[0002]本技术涉及用于半导体处理的方法和系统。更具体地，本技术涉及用于生产具有减少的氢含量的膜的系统和方法。

技术介绍

[0003]集成电路通过在基板表面上产生错综复杂的图案化材料层的处理来制成。在基板上产生图案化材料需要用于形成和移除材料的受控方法。随着器件尺寸持续减小，膜特征可导致对器件性能更大的影响。用于形成材料层的材料可影响所生产的器件的操作特征。随着材料厚度持续减小，膜的沉积特性可能对器件性能具有更大的影响。
[0004]因此，需要可用于产生高质量器件和结构的改进的系统和方法。这些和其他需求通过本技术来解决。

技术实现思路

[0005]半导体处理的示例性方法可包括将含硅前驱物流动至半导体处理腔室的处理区域中。基板可容纳在处理区域内，且基板可维持在低于或约450℃的温度下。方法可包括冲击含硅前驱物的等离子体。方法可包括在半导体基板上形成非晶硅层。非晶硅层的特征可在于小于或约3％的氢掺入。
[0006]在一些实施例中，方法可包括将氢与含硅前驱物一起流动至半导体处理腔室的处理区域中。氢可以含硅前驱物的流率的至少两倍的流率流动。方法可包括将含硼前驱物或含磷前驱物与含硅前驱物一起流动至半导体处理腔室的处理区域中。在半导体处理方法期间，等离子体可以小于或约10kHz的频率被脉冲，且等离子体脉冲的占空比可以是小于或约50％。方法可包括在非晶硅层上执行能量处理。能量处理可进一步减少氢掺入。能量处理可包括将非晶硅层暴露于UV、微波或原位等离子体。在半导体处理方法期间，能量处理可在不中断真空条件的情况下执行。
[0007]本技术的一些实施例可涵盖半导体处理方法。方法可包括将含硅前驱物流动至半导体处理腔室的处理区域中。基板可容纳在处理区域内，且基板可维持在低于或约450℃的温度下。方法可包括将催化剂前驱物流动至半导体处理腔室的处理区域中。方法可包括冲击含硅前驱物和催化剂前驱物的等离子体。方法可包括在半导体基板上形成非晶硅层。非晶硅层的特征可在于小于或约3％的氢掺入。
[0008]在一些实施例中，催化剂前驱物可包括含硼前驱物、含磷前驱物、或含硅和卤素的前驱物。卤素可以是或包括氟、氯或碘。在半导体处理方法期间，等离子体可以小于或约
10kHz的频率被脉冲。等离子体脉冲的占空比可以是小于或约50％。方法可包括在非晶硅层上执行能量处理。能量处理可进一步减少氢掺入。能量处理可包括将非晶硅层暴露于UV、微波或原位等离子体。
[0009]本技术的一些实施例可涵盖半导体处理方法。方法可包括将含硅前驱物流动至半导体处理腔室的处理区域中。基板可容纳在处理区域内。基板可维持在低于或约450℃的温度下。方法可包括冲击含硅前驱物的等离子体。方法可包括在半导体基板上形成非晶硅层。非晶硅层的特征可在于第一量的氢掺入。方法可包括在非晶硅层上执行能量处理。能量处理可将来自非晶硅层中的氢的量减少至比第一量的氢掺入更少的第二量的氢掺入。
[0010]在一些实施例中，能量处理可包括将非晶硅层暴露于UV、微波或原位等离子体。第二量的氢掺入可以是小于或约2at.％。方法可包括将氢与含硅前驱物一起流动至半导体处理腔室的处理区域中。氢可以含硅前驱物的流率的至少两倍的流率流动。在半导体处理方法期间，等离子体可以小于或约10kHz的频率被脉冲。等离子体脉冲的占空比可以是小于或约50％。
[0011]与传统系统和技术相比，此类技术可提供数个优点。例如，本技术的实施例可产生特征在于减少的氢含量的膜。此外，本技术可减少氢含量而不会从氢放气增加膜应力或孔隙率。结合以下描述和附图，更详细地描述了这些和其他实施例及其许多优点和特征。
附图说明
[0012]通过参考说明书的其余部分和附图，可进一步理解所公开的技术的本质和优点。
[0013]图1示出了根据本技术的一些实施例的示例性处理系统的俯视图。
[0014]图2示出了根据本技术的一些实施例的示例性等离子体沉积系统的示意性剖面视图。
[0015]图3示出了根据本技术的一些实施例的半导体处理方法中的操作。
[0016]附图中的若干附图被包括作为示意图。应理解，附图是出于说明的目的，除非具体说明是按比例的，否则不应被视为按比例。此外，作为示意图，提供附图以帮助理解，且与真实表示相比，这些附图可能不包括所有方面或信息，且可包括用于说明目的的放大材料。
[0017]在所附附图中，类似的部件和/或特征可具有相同的附图标记。此外，相同类型的各种部件可通过在附图标记后面跟随在类似部件之间进行区别的字母来区分。如果在说明书中仅使用第一附图标记，则说明适用于具有相同第一附图标记的类似部件中的任何一者而不论字母如何。
具体实施方式
[0018]随着半导体器件尺寸持续减少，被包括在结构中的构成膜可影响器件性能，以及被包括在器件中的其他材料的制造。例如，形成含硅膜的处理可使用硅烷或其他含硅材料。这些前驱物可包括可掺入膜中的氢。将氢掺入膜中可在处理期间造成额外问题。例如，掺入膜中的氢可能热稳定性较差，且在后续处理期间，可发生放气。此外，氢可影响膜应力，膜应力可使膜变得越来越压缩，且还可造成膜分层。最终，在等离子体中的氢的体积可影响沉积工艺，且可使所形成的膜的晶粒尺寸和结晶度增加，这可挑战旨在形成非晶硅膜的沉积工艺。
[0019]为了减少或补偿氢掺入，传统技术可改变沉积参数，或可执行补救动作。例如，当在较高温度(诸如高于或约500℃，或高于或约600℃)下执行沉积时，在沉积期间可释放氢，这可改进膜质量和特性。此外，传统技术可在膜沉积之后执行退火。退火工艺可致密化膜，且允许从结构移除氢。尽管这些技术在一些制造操作期间可以是有效的，但其他处理可受限于热预算。
[0020]例如，在薄膜晶体管形成或任何数量的其他处理操作期间，非晶硅可在器件之上或之中形成。在这些器件中的一些中，下层材料或结构可能无法忍受与高温沉积或退火相关联的温度，且可能受限于小于或约550℃、小于或约500℃、小于或约450℃、小于或约400℃或更低的处理温度。传统技术可能受限于产生具有高达10at.％或更大的氢掺入的膜。对于薄膜晶体管形成，增加的氢掺入可影响晶体管的迁移率或性能。
[0021]本技术通过执行等离子体沉积工艺解决这些问题，其中所沉积的膜可特征在于减少的氢掺入。通过调整一个或多个处理操作或参数，本技术可产生特征在于减少的氢掺入的非晶硅膜，且所述膜可在降低的温度下产生。这可保护可能无法暴露于传统技术的温度的下层结构。
[0022]尽管其余公开内容将惯例地识别利用所公开的技术的特定沉积工艺，但将容易理解系统和方法同等地可应用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体处理方法，包含以下步骤：将含硅前驱物流动至半导体处理腔室的处理区域中，其中基板容纳在所述处理区域内，且其中所述基板维持在低于或约450℃的温度下；冲击所述含硅前驱物的等离子体；以及在半导体基板上形成非晶硅层，其中所述非晶硅层的特征在于小于或约3％的氢掺入。2.如权利要求1所述的半导体处理方法，进一步包含以下步骤：将氢与所述含硅前驱物一起流动至所述半导体处理腔室的所述处理区域中。3.如权利要求2所述的半导体处理方法，其中所述氢以所述含硅前驱物的流率的至少两倍的流率流动。4.如权利要求1所述的半导体处理方法，进一步包含以下步骤：将含硼前驱物或含磷前驱物与所述含硅前驱物一起流动至所述半导体处理腔室的所述处理区域中。5.如权利要求1所述的半导体处理方法，其中在所述半导体处理方法期间，所述等离子体以小于或约10kHz的频率被脉冲，且其中等离子体脉冲的占空比为小于或约50％。6.如权利要求1所述的半导体处理方法，进一步包含以下步骤：在所述非晶硅层上执行能量处理，其中所述能量处理进一步减少所述氢掺入。7.如权利要求6所述的半导体处理方法，其中所述能量处理包含将所述非晶硅层暴露于UV、微波或原位等离子体。8.如权利要求6所述的半导体处理方法，其中在所述半导体处理方法期间，所述能量处理在不中断真空条件的情况下执行。9.一种半导体处理方法，包含以下步骤：将含硅前驱物流动至半导体处理腔室的处理区域中，其中基板容纳在所述处理区域内，且其中所述基板维持在低于或约450℃的温度下；将催化剂前驱物流动至所述半导体处理腔室的所述处理区域中；冲击所述含硅前驱物和所述催化剂前驱物的等离子体；以及在半导体基板上形成非晶硅层，其中所述非晶硅层的特征在于小于或约3％的氢掺入。10.如权利要求9所述的半导体处理方法，其中所述...

【专利技术属性】
技术研发人员：程睿，D，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：