非易失性存储器件及其检测字线缺陷的方法技术

一种非易失性存储器件，包括存储器单元阵列、电压发生器、电压路径电路和字线缺陷检测电路。存储器单元阵列包括存储器单元和连接到存储器单元的字线。电压发生器生成施加到字线的字线电压。电压发生器和存储器单元阵列之间的电压路径电路向字线传送字线电压。字线缺陷检测电路连接到电压发生器和电压路径电路之间的测量节点。字线缺陷检测电路基于测量节点的测量电压来测量电压路径电路的路径漏电流，以在补偿模式中生成与路径漏电流相对应的偏移值，并且在缺陷检测模式中基于偏移值和测量电压来确定字线中的每条字线的缺陷。电压来确定字线中的每条字线的缺陷。电压来确定字线中的每条字线的缺陷。

【技术实现步骤摘要】
非易失性存储器件及其检测字线缺陷的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年7月22日向韩国知识产权局(KIPO)递交的韩国专利申请No.10
‑
2021
‑
0096319的优先权，其全部公开内容通过引用合并于此。


[0003]示例实施例总体涉及半导体集成电路，并且更具体地涉及非易失性存储器件和/或检测非易失性存储器件的字线缺陷的方法。

技术介绍

[0004]即使电源关闭，非易失性存储器件也可以保持所存储的数据。虽然易失性存储器件可以用作各种装置的主存储器，但非易失性存储器件可以用于在各种电子设备(例如，计算机、移动设备等)中存储程序代码和/或数据。
[0005]近来，已经开发出诸如竖直NAND存储器件之类的具有三维结构的非易失性存储器件，以提高非易失性存储器件的集成度和存储容量。随着集成度和存储容量的提高，可能引起各种类型的缺陷(例如，与相邻布线的非期望连接相对应的桥接缺陷)，并且可能降低非易失性存储器件的性能和产量。

技术实现思路

[0006]一些示例实施例可以提供非易失性存储器件以及能够有效地检测字线缺陷的相关联的方法。
[0007]根据一些示例实施例，非易失性存储器件包括存储器单元阵列、电压发生器、电压路径电路和字线缺陷检测电路。存储器单元阵列包括多个单元串和多条字线。多个单元串中的每一个单元串包括存储器单元。多条字线中的每一条字线连接到存储器单元中的至少一个存储器单元。多个单元串中的每一个单元串共同连接在多条位线中的一条位线和源极线之间。电压发生器生成施加到多条字线的字线电压。电压路径电路连接在电压发生器和存储器单元阵列之间。电压路径电路向多条字线传送字线电压。字线缺陷检测电路连接到电压发生器和电压路径电路之间的测量节点。字线缺陷检测电路在补偿模式中基于测量节点的测量电压来测量电压路径电路的路径漏电流，以生成与路径漏电流相对应的偏移值，并且在缺陷检测模式中，基于偏移值和测量电压来确定多条字线中的每条字线的缺陷。
[0008]根据一些示例实施例，非易失性存储器件包括：多个第一金属焊盘，在单元区中；多个第二金属焊盘，在单元区下方的外围区中，其中，外围区通过第一金属焊盘和第二金属焊盘竖直连接到单元区；存储器单元阵列，在单元区中，并且包括存储器单元和连接到存储器单元的多条字线；电压发生器，在外围区中，并且被配置为生成施加到多条字线的字线电压；电压路径电路，在外围区中，连接在电压发生器和存储器单元阵列之间，并且被配置为向多条字线传送字线电压；以及字线缺陷检测电路，在外围区中，连接到电压发生器和电压路径电路之间的测量节点。字线缺陷检测电路在补偿模式中基于测量节点的测量电压来测
量电压路径电路的路径漏电流，以生成与路径漏电流相对应的偏移值，并且在缺陷检测模式中，基于偏移值和测量电压来确定多条字线中的每条字线的缺陷。
[0009]根据一些示例实施例，检测非易失性存储器件的字线缺陷的方法包括：在补偿模式中，测量电压路径电路的路径漏电流，以生成与路径漏电流相对应的偏移值；在缺陷检测模式中，电压路径电路向多条字线提供由电压发生器生成的字线电压，并且基于偏移值确定多条字线中的每条字线的缺陷。
[0010]根据一些示例实施例的非易失性存储器件和检测字线缺陷的方法可以通过测量电压路径电路的路径漏电流，以及根据测量出的路径漏电流确定字线缺陷的标准，来有效地筛选有缺陷的字线，并提高非易失性存储器件的缺陷检测能力和产量。
[0011]另外，根据一些示例实施例的非易失性存储器件和检测字线缺陷的方法可以通过独立于其他漏电流来检测路径漏电流以准确地识别缺陷源，来有效地改进非易失性存储器件的设计和制造工艺。
附图说明
[0012]根据结合附图的以下详细描述，将更清楚地理解本公开的示例实施例。
[0013]图1是示出了根据一些示例实施例的非易失性存储器件的图。
[0014]图2是示出了根据一些示例实施例的检测非易失性存储器件中的字线缺陷的方法的流程图。
[0015]图3是示出了根据一些示例实施例的存储器系统的框图。
[0016]图4是示出了根据一些示例实施例的非易失性存储器件的框图。
[0017]图5是示出了包括在图4的非易失性存储器件中的存储器单元阵列的框图。
[0018]图6是示出了图5的多个存储器块中的一个存储器块的等效电路的图。
[0019]图7是示出了根据一些示例实施例的非易失性存储器件的图。
[0020]图8是示出了根据一些示例实施例的非易失性存储器件在补偿模式中的操作的示例实施例的时序图。
[0021]图9是示出了根据一些示例实施例的非易失性存储器件在缺陷检测模式中的操作的示例实施例的时序图。
[0022]图10是示出了根据一些示例实施例的包括在字线缺陷检测电路中的补偿电路的示例实施例的图。
[0023]图11是示出了包括图10的补偿电路的非易失性存储器件的操作的示例实施例的时序图。
[0024]图12是示出了从图10的补偿电路提供的路径漏电流、计数值和偏移值之间的关系的图。
[0025]图13是示出了偏移值和字线发展时间之间的关系的图。
[0026]图14和图15是示出了根据一些示例实施例的非易失性存储器件的图。
[0027]图16是示出了根据一些示例实施例的非易失性存储器件的截面图。
[0028]图17是示出了根据一些示例实施例的堆叠半导体器件的制造的概念图。
[0029]图18是示出了根据一些示例实施例的测试系统的框图。
[0030]图19是示出了根据一些示例实施例的存储设备的框图。
具体实施方式
[0031]下面将参考附图更全面地描述各种示例实施例，在附图中示出了一些示例实施例。在附图中，相同的附图标记始终指代相同的元件。可以省略重复的描述。
[0032]图1是根据一些示例实施例的非易失性存储器件，并且图2是示出了根据一些示例实施例的检测非易失性存储器件中的字线缺陷的方法的流程图。
[0033]参照图1，非易失性存储器件10可以包括存储器单元阵列100、电压发生器VGEN、电压路径电路VPTH、字线缺陷检测电路WDDC 200、测试控制器TCON 300、电压开关SWV、多个字线开关SWW1～SWW3和模式开关SWM。图1仅示出了用于描述示例实施例的元件，并且还将参照图3至图6描述非易失性存储器件10的配置和操作。在一些示例实施例中，电压开关SWV、多个字线开关SWW1～SWW3可以包括在电压路径电路VPTH中，和/或模式开关SWM可以包括在字线缺陷检测电路200中，和/或测试控制器300可以包括在图4所示的控制电路450中。
[0034]存储器单元阵列100可以包括存储器单元和连接到存储器单元的多条字线WL1～WL3。为了便于说明和描述，图1中省略了存储器单元并示出了三条字线，并且共同连接到电压路径电路VPTH本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，包括：存储器单元阵列，包括多个单元串和多条字线，所述多个单元串中的每一个单元串包括存储器单元，所述多条字线中的每一条字线连接到所述存储器单元中的至少一个存储器单元，所述多个单元串连接在多条位线和源极线之间；电压发生器，被配置为生成施加到所述多条字线的字线电压；电压路径电路，连接在所述电压发生器和所述存储器单元阵列之间，并且被配置为向所述多条字线传送所述字线电压；以及字线缺陷检测电路，连接到所述电压发生器和所述电压路径电路之间的测量节点，并且被配置为：在补偿模式中，基于所述测量节点的测量电压来测量所述电压路径电路的路径漏电流，以生成与所述路径漏电流相对应的偏移值，并且在缺陷检测模式中，针对所述多条字线中的每一条字线，基于所述偏移值和所述测量电压来确定是否存在缺陷。2.根据权利要求1所述的非易失性存储器件，还包括：电压开关，被配置为基于电压开关信号将所述电压发生器电连接到所述测量节点；多个字线开关，被配置为基于多个字线选择信号中的每一个字线选择信号将所述电压路径电路电连接到所述多条字线中的每一条字线；模式开关，被配置为基于模式信号将所述字线缺陷检测电路电连接到所述测量节点；以及控制器，被配置为生成所述电压开关信号、所述多个字线选择信号和所述模式信号。3.根据权利要求2所述的非易失性存储器件，其中，所述控制器还被配置为：在所述补偿模式中，去激活所述多个字线选择信号中的所有字线选择信号以关断所述多个字线开关中的所有字线开关，使得所述测量电压独立于所述多条字线的多个字线漏电流而被所述路径漏电流减小。4.根据权利要求3所述的非易失性存储器件，其中，所述控制器还被配置为：在所述缺陷检测模式中，激活所述多个字线选择信号中的一个字线选择信号并去激活其他字线选择信号，以导通所述多个字线开关中的一个字线开关并关断其他字线开关，使得所述测量电压被所述路径漏电流和与被导通的所述一个字线开关相对应的一个字线的一个字线漏电流二者减小。5.根据权利要求2所述的非易失性存储器件，其中，所述控制器还被配置为：在所述补偿模式和所述缺陷检测模式中，激活所述模式信号以导通所述模式开关，并且在所述非易失性存储器件的正常操作模式中，去激活所述模式信号以关断所述模式开关。6.根据权利要求1所述的非易失性存储器件，其中，所述字线缺陷检测电路还被配置为：在所述补偿模式中，基于所述测量电压和参考电压来测量与所述路径漏电流成反比的泄漏时间，并且生成与所述泄漏时间成比例的所述偏移值。7.根据权利要求6所述的非易失性存储器件，其中，所述字线缺陷检测电路还被配置
为：在所述缺陷检测模式中，基于在锁存时间点处的所述测量电压和所述参考电压，确定每条字线的每个字线漏电流是否超过阈值，所述锁存时间点是基于所述偏移值确定的，并且针对所述多条字线中的每一条字线，基于确定每个字线漏电流是否超过所述阈值的结果来确定是否存在缺陷。8.根据权利要求7所述的非易失性存储器件，其中，字线发展开始时间点和所述锁存时间点之间的字线发展时间与所述偏移值成比例，并且其中，在所述测量节点被所述字线电压充电之后，所述测量电压在所述字线发展开始时间点处开始减小。9.根据权利要求1所述的非易失性存储器件，其中，所述字线缺陷检测电路包括：比较电路，被配置为：在所述补偿模式中，基于参考电压和由所述路径漏电流减小的所述测量电压来生成比较结果信号，并且在所述缺陷检测模式中，基于所述参考电压和由所述路径漏电流和每个字线漏电流二者减小的所述测量电压来生成所述比较结果信号；补偿电路，被配置为：在所述补偿模式中，基于所述比较结果信号的转变时序生成所述偏移值；以及缺陷确定电路，被配置...

【专利技术属性】
技术研发人员：李暻海，南釜一，廉轸善，南尚完，李载仁，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：