半导体存储器件制造技术

提供了一种半导体存储器件。该半导体存储器件包括：基板；设置在基板之上的晶体管，该晶体管具有限定内部空间的沟道区；以及电容器，在该内部空间中在垂直方向上穿过该晶体管。在该内部空间中在垂直方向上穿过该晶体管。在该内部空间中在垂直方向上穿过该晶体管。

【技术实现步骤摘要】
半导体存储器件


[0001]本专利技术构思涉及半导体存储器件，更具体地，涉及包括存储单元的半导体存储器件，该存储单元包括晶体管和电容器。

技术介绍

[0002]由于电子技术的发展，半导体存储器件的按比例缩小已经快速地进展。因此，需要开发通过减小包括晶体管和电容器的存储单元的尺寸而在同一面积中集成相对大量存储单元的技术。然而，当归结为减小由存储单元中包括的晶体管和电容器中的每个所占据的面积时，现有技术受到限制。

技术实现思路

[0003]本专利技术构思提供一种半导体存储器件，其具有能够减小包括晶体管和电容器的存储单元的尺寸同时保持可靠性并确保存储单元所需的电容的结构。
[0004]根据一实施方式，提供一种半导体存储器件，该半导体存储器件包括：基板；设置在基板之上的晶体管，该晶体管具有限定内部空间的沟道区；以及电容器，在该内部空间中在垂直方向上穿过该晶体管。
[0005]根据一实施方式，提供一种半导体存储器件，该半导体存储器件包括：在基板上的第一晶体管，第一晶体管包括在基板之上的第一垂直高度(vertical level)处的第一沟道区和面对第一沟道区的第一栅极；第二晶体管，在基板之上的第二垂直高度处，第二晶体管包括限定内部空间的第二沟道区和在第三垂直高度处的第二栅极，其中第二垂直高度不同于第一垂直高度，第三垂直高度不同于第一垂直高度和第二垂直高度；以及电容器，在该内部空间中在垂直方向上穿过第二晶体管，其中电容器包括配置为连接到第一晶体管的第一电极、配置为连接到第二晶体管的第二电极、以及在第一电极和第二电极之间的电介质膜。
[0006]根据一实施方式，提供一种半导体存储器件，该半导体存储器件包括：多个第一晶体管，在基板之上的第一垂直高度处在第一横向方向和第二横向方向上重复地排列，所述多个第一晶体管包括多个第一沟道区，所述多个第一沟道区中的每个提供在垂直方向上的沟道，其中第一横向方向与第二横向方向交叉；多个第二晶体管，在基板之上的第二垂直高度处在第一横向方向和第二横向方向上重复地排列，所述多个第二晶体管包括多个第二沟道区，所述多个第二沟道区中的每个限定内部空间，其中第二垂直高度高于第一垂直高度；多个电容器，在分别由所述多个第二沟道区限定的内部空间中在垂直方向上分别穿过所述多个第二晶体管；以及上导电线，连接到所述多个电容器当中的排列在沿第一横向方向延伸的一行中的第一组电容器，上导电线在第一组电容器之上在第一横向方向上延伸以在垂直方向上与第一组电容器重叠，其中上导电线配置为用作所述多个第二晶体管当中的在第二垂直高度处排列在沿第一横向方向延伸的一行中的第一组第二晶体管的第一公共栅极。
附图说明
[0007]从以下结合附图的详细描述，本专利技术构思的实施方式将被更清楚地理解，附图中：
[0008]图1A是根据一实施方式的半导体存储器件的平面图；
[0009]图1B是沿着图1A的线X1
‑
X1'截取的剖视图；
[0010]图2A是根据一实施方式的半导体存储器件的平面图；
[0011]图2B是沿着图2A的线X1
‑
X1'截取的剖视图；
[0012]图2C是沿着图2B的第一垂直高度截取的平面的平面图；
[0013]图2D是图2B所示的存储单元的电路图；
[0014]图3A是根据一实施方式的半导体存储器件的平面图；
[0015]图3B是沿着图3A的线X1
‑
X1'截取的剖视图；
[0016]图4A是根据一实施方式的半导体存储器件的剖视图；
[0017]图4B是图4A所示的存储单元的电路图；
[0018]图5A至图5D是根据实施方式的半导体存储器件的平面图；
[0019]图6至图10是根据实施方式的半导体存储器件的剖视图；
[0020]图11A至图27是示出根据示例实施方式的制造半导体存储器件的方法的图，其中图11A、图12A、图13A、图14A、图21A、图23A、图24A和图25A是制造半导体存储器件的工艺的平面图，图11B、图12B、图13B、图14B、图15至图20、图21B、图22、图23B、图24B、图25B、图26和图27是根据一示例实施方式的制造半导体存储器件的工艺的剖视图，图11B、图12B、图13B、图14B、图21B、图23B、图24B和图25B分别是沿着图11A、图12A、图13A、图14A、图21A、图23A、图24A和图25A的线X1
‑
X1'截取的剖视图；以及
[0021]图28至图31是示出根据示例实施方式的制造半导体存储器件的方法的剖视图。
具体实施方式
[0022]这里描述的所有实施方式都是示例实施方式，因此，本专利技术构思不限于此并可以被实现为各种其它形式。
[0023]将理解，当一元件或层被称为“在”另一元件或层“上方”、“在”另一元件或层“之上”、“在”另一元件或层“上”、“在”另一元件或层“之下”、“在”另一元件或层“下方”、“在”另一元件或层“下面”、“连接到”另一元件或层、或者“联接到”另一元件或层时，它可以直接在该另一元件或层上方、直接在该另一元件或层之上、直接在该另一元件或层上、直接在该另一元件或层之下、直接在该另一元件或层下方、直接在该另一元件或层下面、直接连接到该另一元件或层、或者直接联接到该另一元件或层，或者可以存在居间的元件或层。相比之下，当一元件被称为“直接在”另一元件或层“上方”、“直接在”另一元件或层“之上”、“直接在”另一元件或层“上”、“直接在”另一元件或层“之下”、“直接在”另一元件或层“下方”、“直接在”另一元件或层“下面”、“直接连接到”另一元件或层、或者“直接联接到”另一元件或层时，不存在居间的元件或层。
[0024]在下文，将参照附图详细描述实施方式。在附图中相同的附图标记用于表示相同的元件，并且对其的重复描述被省略。
[0025]图1A是根据一实施方式的半导体存储器件10的平面图。图1B是沿着图1A的线X1
‑
X1'截取的剖视图。
[0026]参照图1A和图1B，半导体存储器件10可以包括在基板12上的晶体管TR和在垂直方向(Z方向)上穿过晶体管TR的电容器CP。
[0027]晶体管TR可以包括具有圆筒形状以限定内部空间的沟道区42和设置在沟道区42的内表面上的栅极电介质膜44。电容器CP可以在由晶体管TR的沟道区42限定的内部空间中在垂直方向(Z方向)上穿过晶体管TR。
[0028]电容器CP可以包括从沟道区42朝向由沟道区42限定的内部空间的中心依次布置的第一电极52、电介质膜54和第二电极56。第一电极52可以在晶体管TR的内部空间中在垂直方向(Z方向)上延伸并具有圆筒形状，该圆筒形状的第一电极52的底表面连接到在基板12上的导电区22。
[0029]基板12可以包括半导体材料(例如，硅(Si)或锗(Ge))或化合物半导体(例如，硅锗(SiGe)、硅碳化物(SiC)、镓砷化物(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：基板；设置在所述基板之上的晶体管，所述晶体管具有限定内部空间的沟道区；以及电容器，在所述内部空间中在垂直方向上穿过所述晶体管。2.根据权利要求1所述的半导体存储器件，其中所述电容器包括：第一电极，具有圆筒形状并在所述垂直方向上延伸穿过所述内部空间；电介质膜，设置在所述第一电极的内表面上；第二电极，设置在所述电介质膜上并被所述第一电极围绕。3.根据权利要求1所述的半导体存储器件，其中所述晶体管包括：栅极电介质膜，在所述沟道区的内表面和所述电容器之间；和导电线，设置在所述电容器上并在所述基板上在第一横向方向上延伸而使所述沟道区和所述电容器在所述导电线和所述基板之间，所述导电线配置为通过所述电容器连接到所述栅极电介质膜。4.根据权利要求1所述的半导体存储器件，还包括：第一导电线，配置为连接到所述沟道区的第一部分；和第二导电线，配置为连接到所述沟道区的第二部分，其中所述第一导电线和所述第二导电线在第一横向方向上彼此间隔开而使所述电容器在它们之间。5.根据权利要求4所述的半导体存储器件，其中所述沟道区包括掺杂的多晶硅，以及其中所述沟道区的所述第一部分和所述第二部分中的每个具有比所述沟道区的其它部分高的掺杂剂浓度。6.根据权利要求1所述的半导体存储器件，还包括在所述基板和所述电容器之间的铁电电容器，其中所述电容器包括：第一电极，具有圆筒形状并在所述垂直方向上延伸穿过所述内部空间，所述第一电极具有配置为连接到所述铁电电容器的第一底表面；电介质膜，设置在所述第一电极的内表面上；以及第二电极，设置在所述电介质膜的内表面上并被所述第一电极围绕，以及其中所述铁电电容器包括：第三电极，在所述基板和所述电容器之间，所述第三电极具有圆筒形状以限定柱型空间；铁电膜，在所述柱型空间中设置在所述第三电极的内表面上；以及第四电极，在所述柱型空间中设置在所述铁电膜的内表面上并被所述第三电极围绕。7.根据权利要求6所述的半导体存储器件，其中所述第一电极的最下表面在所述柱型空间之外，以及其中所述第四电极具有在所述铁电膜上填充所述柱型空间的柱形状。8.根据权利要求6所述的半导体存储器件，还包括在所述电容器和所述铁电电容器之间的接触插塞，所述接触插塞具有与所述第一电极接触的顶表面以及与所述第四电极接触的底表面。
9.根据权利要求6所述的半导体存储器件，其中所述电容器包括：第一局部部分，穿过由所述沟道区限定的所述内部空间；和第二局部部分，被插入到由所述第三电极限定的所述柱型空间中，其中所述第一电极、所述电介质膜和所述第二电极中的每个被包括在所述第一局部部分和所述第二局部部分中。10.根据权利要求6所述的半导体存储器件，还包括在所述基板和所述铁电电容器之间的下晶体管，其中所述铁电电容器的所述第三电极配置为连接到所述下晶体管。11.一种半导体存储器件，包括：在基板上的第一晶体管，所述第一晶体管包括在所述基板之上的第一垂直高度处的第一沟道区和面对所述第一沟道区的第一栅极；第二晶体管，在所述基板之上的第二垂直高度处，所述第二晶体管包括限定内部空间的第二沟道区和在第三垂直高度处的第二栅极，其中所述第二垂直高度不同于所述第一垂直高度，所述第三垂直高度不同于所述第一垂直高度和所述第二垂直高度；以及电容器，在所述内部空间中在垂直方向上穿过所述第二晶体管，其中所述电容器包括配置为连接到所述第一晶体管的第一电极、配置为连接到所述第二晶体管的第二电极、以及在所述第一电极和所述第二电极之间的电介质膜。12.根据权利要求11所述的半导体存储器件，其中...

【专利技术属性】
技术研发人员：李炅奂，金容锡，金炫哲，朴种万，禹东秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：