具有深沟槽隔离结构的图像传感器像素制造技术

公开了一种图像传感器装置，图像传感器装置包括具有多个像素区域的衬底，该图像传感器装置还包括位于第一像素区域中的第一光电二极管、耦接至第一光电二极管的源极跟随晶体管以及耦接至源极跟随晶体管的选择晶体管，源极跟随晶体管和选择晶体管的其中之一位于不同于第一像素区域的第二像素区域中。源极跟随晶体管和选择晶体管可以被设置于不同的像素区域(单元)中，并且，源极跟随晶体管(和/或选择晶体管)可被进一步拆分设置于不同的像素区域(单元)中。(单元)中。(单元)中。

【技术实现步骤摘要】
具有深沟槽隔离结构的图像传感器像素
[0001]优先权数据
[0002]本申请要求于2021年7月28日提交的美国临时专利申请序列号为63/226，509的优先权，其全部公开内容通过引用并入本文。


[0003]本公开涉及图像传感器技术，尤其是涉及一种图像传感器装置以及半导体器件结构。

技术介绍

[0004]图像传感器的应用已经变得无处不在。图像传感器可以包括以二维形式排布的像素阵列，每个像素包括光电二极管(或其它合适的光电元件)、以及微透镜。微透镜将光聚集到光电二极管上，光电二极管再将光转换为电信号，电信号从图像传感器输出至主机电子设备的其它元件(例如数码相机、手机、计算机、安全摄像头、汽车产品、医疗配件或其它电子设备)中，以形成一个图像。
[0005]半导体集成电路(Integrated Circuit，IC)行业经历了指数级的增长。因IC在材料和设计方面的技术性进步，已经产生了几代IC，其中，每一代相较于上一代，都具有更小且更复杂的电路。用于制造图像传感器的技术(例如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器技术)也在不断进步。对更高分辨率和更低功耗的需求，推动了图像传感器进一步向小型化和集成化演变的趋势，图像传感器中相应的像素尺寸也因此被缩小。这种尺寸缩小的趋势通常为提高生产效率和降低相关成本来带来了好处，同时，也增加了加工和制造的复杂性。例如，随着像素尺寸的不断减小，像素之间的串扰以及干扰可能会更频繁地发生。用于使像素彼此隔离的深沟槽隔离(Deep Trench Isolation，DTI)结构已被提出，尽管DTI结构抑制了像素之间的串扰以及干扰，但随着像素间距缩小至亚0.8μm(微米)的大小，DTI结构反而会限制像素中可用于形成晶体管的像素区域，这将以晶体管的性能受到影响作为降低像素尺寸的代价。因此，尽管在传统方法下设计的图像传感器通常已能满足预期目的，但它们不能在所有方面都令人满意。

技术实现思路

[0006]在一个示例性的方面中，本公开提供了一种图像传感器装置，包括：
[0007]具有多个像素区域的衬底；
[0008]位于所述多个像素区域中的第一像素区域的第一光电二极管；
[0009]耦接至所述第一光电二极管的源极跟随晶体管；以及，
[0010]耦接至所述源极跟随晶体管的选择晶体管，其中，所述源极跟随晶体管和所述选择晶体管的其中之一位于所述多个像素区域中不同于所述第一像素区域的第二像素区域中。
[0011]在一些实施例中，所述第一像素区域与所述第二像素区域彼此相邻。
[0012]在一些实施例中，所述源极跟随晶体管包括位于所述多个像素区域中的两个相邻像素区域里的两个子晶体管，其中，所述两个相邻像素区域的其中之一为所述第一像素区域。
[0013]在一些实施例中，所述两个子晶体管串联连接。
[0014]在一些实施例中，所述两个子晶体管并联连接。
[0015]在一些实施例中，所述源极跟随晶体管包括位于所述多个像素区域中的四个相邻像素区域里的四个子晶体管，其中，所述四个相邻像素区域的其中之一为所述第一像素区域。
[0016]在一些实施例中，所述四个子晶体管包括串联连接的第一和第二子晶体管以及串联连接的第三和第四子晶体管，其中，所述第一和第二子晶体管与所述第三和第四子晶体管并联连接。
[0017]在一些实施例中，所述源极跟随晶体管与所述选择晶体管具有至少一个互不相同的工艺参数，所述工艺参数包括源/漏区掺杂浓度以及栅氧化层厚度中的一种。
[0018]在一些实施例中，还包括：
[0019]位于所述第二像素区域的第二光电二极管，其中，所述第一和所述第二光电二极管共用所述源极跟随晶体管和所述选择晶体管。
[0020]在一些实施例中，所述源极跟随晶体管的源区和所述选择晶体管的漏区通过触点和金属线连接。
[0021]在另一个示例性的方面中，本公开提供了一种图像传感器装置，包括：
[0022]形成于半导体衬底中的多个光电二极管，其中，每个光电二极管被配置为累积对应于每个光电二极管所接收到的光强度的光电荷；
[0023]形成于所述半导体衬底中并被配置为界定出多个单元的多个沟槽，其中，所述单元将所述多个光电二极管彼此电隔离；
[0024]第一晶体管，所述第一晶体管的第一栅极耦接所积累的光电荷；以及，
[0025]第二晶体管，其中，所述第一晶体管的第一源/漏区与所述第二晶体管的第二源/漏区相连，且其中，所述第一晶体管以及所述第二晶体管位于不同的单元中。
[0026]在一些实施例中，所述第一晶体管为源极跟随晶体管，所述第二晶体管为选择晶体管。
[0027]在一些实施例中，所述第一晶体管包括位于多个单元中的多个子晶体管。
[0028]在一些实施例中，所述第一栅极为U形。
[0029]在一些实施例中，所述第一源/漏区和所述第二源/漏区具有不同的掺杂浓度。
[0030]在一些实施例中，所述沟槽贯穿所述半导体衬底。
[0031]在一些实施例中，还包括：
[0032]可操作以释放所述积累的光电荷的第三晶体管，其中，所述第三晶体管位于不同于所述第一和第二晶体管所在的单元中。
[0033]在又一个示例性的方面中，本公开提供了一种半导体器件结构，包括：
[0034]具有相对的第一表面和第二表面的半导体衬底；
[0035]从所述第一表面延伸至所述第二表面而界定出互相隔离的多个单元的深沟槽隔
离(DTI)结构；
[0036]形成于所述多个单元中的第一单元内的光电元件，所述光电元件被配置为接收入射在所述半导体衬底的所述第一表面的光；
[0037]形成于所述半导体衬底的所述第二表面上的源极跟随晶体管，所述源极跟随晶体管与所述光电元件共同占用所述第一单元；以及，
[0038]形成于所述半导体衬底的所述第二表面上的选择晶体管，所述选择晶体管位于所述多个单元中不同于所述第一单元的第二单元中。
[0039]在一些实施例中，还包括：
[0040]形成于所述半导体衬底的所述第二表面上的复位晶体管，所述复位晶体管位于所述多个单元中不同于所述第一单元和所述第二单元的第三单元中。
[0041]在一些实施例中，还包括：
[0042]形成于所述半导体衬底的所述第二表面上的传输晶体管，所述传输晶体管与所述光电元件共同占用所述第一单元。
[0043]在本专利技术前述实施例所提供的图像传感器装置以及半导体器件结构中，与同一光电二极管相关的晶体管可以被设置在不同的像素(pixel)区域中，能够实现在较小的像素区域占位面积中维持足够的晶体管尺寸以保持和提高像素性能。在一些实施例中，至少源极跟随器(Source Follower，SF)晶体管以及选择晶体管(例如行选择晶体管)被设置在不同的像素中，通过触点和金属线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器装置，其特征在于，包括：具有多个像素区域的衬底；位于所述多个像素区域中的第一像素区域的第一光电二极管；耦接至所述第一光电二极管的源极跟随晶体管；以及，耦接至所述源极跟随晶体管的选择晶体管，其中，所述源极跟随晶体管和所述选择晶体管的其中之一位于所述多个像素区域中不同于所述第一像素区域的第二像素区域中。2.根据权利要求1所述的图像传感器装置，其特征在于，所述第一像素区域与所述第二像素区域彼此相邻。3.根据权利要求1所述的图像传感器装置，其特征在于，所述源极跟随晶体管包括位于所述多个像素区域中的两个相邻像素区域里的两个子晶体管，其中，所述两个相邻像素区域的其中之一为所述第一像素区域。4.根据权利要求3所述的图像传感器装置，其特征在于，所述两个子晶体管串联连接。5.根据权利要求3所述的图像传感器装置，其特征在于，所述两个子晶体管并联连接。6.根据权利要求1所述的图像传感器装置，其特征在于，所述源极跟随晶体管包括位于所述多个像素区域中的四个相邻像素区域里的四个子晶体管，其中，所述四个相邻像素区域的其中之一为所述第一像素区域。7.根据权利要求6所述的图像传感器装置，其特征在于，所述四个子晶体管包括串联连接的第一和第二子晶体管以及串联连接的第三和第四子晶体管，其中，所述第一和第二子晶体管与所述第三和第四子晶体管并联连接。8.根据权利要求1所述的图像传感器装置，其特征在于，所述源极跟随晶体管与所述选择晶体管具有至少一个互不相同的工艺参数，所述工艺参数包括源/漏区掺杂浓度以及栅氧化层厚度中的一种。9.根据权利要求1所述的图像传感器装置，其特征在于，还包括：位于所述第二像素区域的第二光电二极管，其中，所述第一和所述第二光电二极管共用所述源极跟随晶体管和所述选择晶体管。10.根据权利要求1所述的图像传感器装置，其特征在于，所述源极跟随晶体管的源区和所述选择晶体管的漏区通过触点和金属线连接。11.一种图像传感器装置，其特征在于，包括：形成于半导体衬底中的多个光电二极管，其中，每个光电二极管被配置为累积对应于每个光电二极管所接收到的光强度的光电荷；形成于所述半导体衬底中并被配置为界定出多个单...

【专利技术属性】
技术研发人员：陈刚，张宜，焉逢运，
申请(专利权)人：北京弘图半导体有限公司，
类型：发明
国别省市：