一种高速高精度数据转换器电容阵列误差的数字校正方法技术

本发明专利技术提供了一种高速高精度数据转换器电容阵列误差的数字检测与校正方法，以实现有效地提升数据转换器精度。本发明专利技术独立创新思想为分段校正带冗余电容位的电容阵列匹配误差，分别单独校正冗余电容左侧电容阵列误差与右侧电容阵列误差。解决了高速ADC电容阵列存在的冗余电容所带来的误差校正难题。的冗余电容所带来的误差校正难题。的冗余电容所带来的误差校正难题。

【技术实现步骤摘要】
一种高速高精度数据转换器电容阵列误差的数字校正方法


[0001]本专利技术涉及高速高精度数据转换器


技术介绍

[0002]SARADC(successive approximate register analog to digital converter，逐次逼近型数据转换器)的实时性与简洁电路结构使得其广泛应用于高速高精度数据转换场合。但元器件的失配与寄生参数制约着SARADC向高精度方向发展。
[0003]早期业界提出的修调电容阵列失配误差的方法是测试数据转换器，根据测试数据，相应的修调电容阵列各单元电容，使得修调后的电容阵列匹配度提升。缺点是测试修调时间长成本高。具备代表性的数字校正原理如图1所示。
[0004]ADC(analog to digital converter，模数转换器)A是要校正的数据转换器，ADC B是另一个相同参数的数据转换器。两个数据转换器相互独立，同时对输入信号Vin采样，产生各自的输出信号D
A
与D
B
。理想情况下，ADC输出数据为由于实际电路存在电路失陪，权重W
i
不是准确的1/2
i
序列。如果用数字域估计的权重W
i
'＝W
i
+ε
i
来代替模拟域权重W
i
，可以得到数字域校正值因此根据误差值，通过最小均方根迭代算法，不断更新A与B权重值W
i
'，当误差足够小时候，认为校正完成。该方法普适性好，但后台数字迭代算法速度与精度需要DSP(digital signal processor，数字信号处理器)参与控制，消耗芯片资源与功耗。

技术实现思路

[0005]本专利技术提供了一种高速高精度数据转换器电容阵列误差的数字检测与校正方法，以实现有效地提升数据转换器精度。
[0006]为了实现上述目的，本专利技术采取了如图2所示技术方案。
[0007]一种高速高精度数据转换器电容阵列误差的数字校正方法，包括：
[0008]本专利技术是先测试出每个电容相对于理想值的偏差，而后在数字域实时分段校正ADC数据，使得最终校正后的ADC输出等同于理想情况输出。本专利技术思想：分段校正带冗余电容位的电容阵列匹配误差，为本专利技术创新点。高速数据转换器需要在电容阵列引入冗余电容以容忍更大的建立时间误差，这给电容误差校正带来的难题。位于冗余电容C
2r
右侧的低位电容阵列，最低位误差ε0即为最低位电容所测得的误差本身ε
c0
；次低位误差ε1由于在电荷共享期间受到低位电容阵列误差的影响，其误差ε1＝ε0+ε
c1
；由此类推，ε
2r
＝ε0+ε1+ε
c2r
。位于冗余电容左侧的高位电容阵列，由于冗余电容位的存在，使得上述递归误差公式不再成立。误差校正需从冗余电容位误差起始，ε2＝ε
2r
+ε
c2
，依次类推。
[0009]ADC输出的原始数据与各权值电容误差想减后，即为校正后的高精度数据。
附图说明
[0010]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0011]图1为本专利技术
技术介绍
示意图。
[0012]图2为本专利技术结构示意图。
[0013]图3为本专利技术实施例提供的一种电容阵列示意图。
具体实施方式
[0014]下面详细描述本专利技术的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。
[0015]本
技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本专利技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。
[0016]本
技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本专利技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
[0017]为便于对本专利技术实施例的理解，下面将结合附图以几个具体实施例为例做进一步的解释说明，且各个实施例并不构成对本专利技术实施例的限定。
[0018]本专利技术实施例提供了一种高速高精度数据转换器电容阵列误差的数字校正方法的处理流程如图2所示，包括如下的处理步骤：
[0019]首先，测量电容阵列匹配误差。输入信号接地，逐次逼近逻辑控制模块104控制ADC从高位电容到低位电容依次测量各电容匹配误差ε
ci
，并将误差锁存到校正模块103。本专利技术的核心思想是误差校正方法，而非电容误差测量方法，故而电容误差测量方法不在本专利技术阐述范围之内。
[0020]然后，模数转换及误差校正。图3为本专利技术实施例提供的一种电容阵列示意图。图3所示为SARADC反馈支路DAC。本示例图使用6位二进制权值电容阵列描述本专利技术设计思路，实际电路实现不局限于6位二进制权值电容阵列。电容阵列中的C
2R
为冗余电容，为的是减小电容阵列高位电容在电荷共享阶段的建立误差。传递函数为1/2
×
b5+1/22×
b4+1/23×
b3+1/24×
b2+1/24×
(b
2r
‑
0.5)+1/25×
b1+1/26×
b0，此为理性情况下的传递函数。实际电容阵列中每个电容值均存在偏差与寄生，导致其在传递函数中的权重不再是准确的1/2
i
序列，实际权重w
i
'＝w
i
+ε
i
，传递函数出现误差
[0021]误差校正算法如下：位于冗余电容右侧的低位电容阵列，最低位误差ε0即为最低位电容所测得的误差本身ε
c0
；次低位误差ε1由于在电荷共享期间受到低位电容阵列误差的影响，其误差ε1＝ε0+ε
c1
；由此类推，ε
2r
＝ε0+本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高精度数据转换器电容阵列误差的数字校正方法，其特征在于，包括：测量出电容阵列逐个电容误差，并锁存到数字校正模块；输入模拟信号经ADC转换后的原始数据D
out_raw
与锁存的误差值相运算，抵消由于电容阵列误差而引起的原始输出数据误差。2.根据权利要求1所述的方法，其特征在于，所述测量出电容阵列逐个电容误差，并锁存到数字校正模块，包括：在上电之处，测量并锁存电容阵列误差到数字校正模块；亦可在数据转换之间，插入误差测量过程，实时更新电容阵列误差到数字校正模块。3.根据权利要求1所述的方法，其特征在于，所述输入模拟信号经ADC转换后的原始数据D
out...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：民芯科技珠海市有限责任公司，
类型：发明
国别省市：