差分接收电路及接口制造技术

本发明专利技术提供一种差分接收电路及接口，包括：第一级放大模块，其中，第一、二放大单元均包括输入级、共栅放大级及共源放大级；共栅放大级的输入端连接输入级的输出端，输出端经由共源放大级连接电源电压；第一放大单元中输入级的输入端连接反相输入信号，共源放大级的输入端连接正相输入信号；第二放大单元中输入级的输入端连接正相输入信号，共源放大级的输入端连接反相输入信号；第一放大单元的输出端作为第一级的反相输出端，第二放大单元的输出端作为第一级的正相输出端；以及第二级放大模块，对第一级的输出信号进行差分转单端放大。本发明专利技术具备接收低共模电平差分信号的能力，对前一级电路的加载效应影响小，功耗低，结构简单，占用面积小，接收速率高。接收速率高。接收速率高。

【技术实现步骤摘要】
差分接收电路及接口


[0001]本专利技术涉及信号传输领域，特别是涉及一种差分接收电路及接口。

技术介绍

[0002]差分信号及差分放大电路在模拟电路中有着广泛的应用。和传统的一根信号线一根地线的单端信号相比，差分信号的两条传输线上都进行信号的传输，且两条信号线的振幅相同、相位相反，因此具有抗干扰能力强、能有效抑制EMI(electro magnetic interference，电磁干扰)和时序定位精确等优势，被广泛应用在各种接口领域。
[0003]差分接收电路对共模输入信号有很强的抑制能力，同时对差模信号有一定的放大作用。差分接收电路的结构特征可以抑制由外界条件的变化带给电路的影响，如温度噪声等，差分接收电路通常应用在接口的传输设计中，是决定最高传输速率、信号完整性的关键模块。对差分接收电路指标的要求有接收速率、共模电压接收范围以及功耗等，在MIPI(Mobile Industry Processor Interface，移动产业处理器接口)等领域，差分接收电路的低共模电平接收能力也是一项重要指标。
[0004]传统的差分接收电路都需要额外的电流源支路偏置，引起功耗的增加。因此设计出一种接收速率高、共模接收范围大、功耗低的差分接收电路具有重要意义。
[0005]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
专利技术内容
[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种差分接收电路及接口，用于解决现有技术中差分接收电路的接收速率低、共模接收范围小、功耗高等问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种差分接收电路，所述差分接收电路至少包括：
[0008]第一级放大模块及第二级放大模块；
[0009]所述第一级放大模块包括构成差分结构的第一放大单元及第二放大单元，所述第一放大单元及所述第二放大单元均包括输入级、共栅放大级及共源放大级；其中，所述共栅放大级的输入端连接所述输入级的输出端，输出端经由所述共源放大级连接电源电压；所述第一放大单元中输入级的输入端连接反相输入信号，共源放大级的输入端连接正相输入信号；所述第二放大单元中输入级的输入端连接所述正相输入信号，共源放大级的输入端连接所述反相输入信号；所述第一放大单元中共栅放大级及共源放大级的连接节点作为所述第一级放大模块的反相输出端，所述第二放大单元中共栅放大级及共源放大级的连接节点作为所述第一级放大模块的正相输出端；
[0010]所述第二级放大模块连接于所述第一级放大模块的输出端，对所述第一级放大模块的输出信号进行放大。
[0011]可选地，所述第一放大单元的输入级包括第一NMOS管，所述第一NMOS管的源极接收所述反相输入信号，栅极连接电源电压，漏极连接所述第一放大单元的共栅放大级；所述第二放大单元的输入级包括第二NMOS管，所述第二NMOS管的源极接收所述正相输入信号，栅极连接电源电压，漏极连接所述第二放大单元的共栅放大级。
[0012]更可选地，所述第一放大单元的共栅放大级包括第三NMOS管，所述第三NMOS管的源极连接所述第一放大单元的输入级，栅极连接电源电压，漏极连接所述第一放大单元的共源放大极；所述第二放大单元的共栅放大级包括第四NMOS管，所述第四NMOS管的源极连接所述第二放大单元的输入级，栅极连接电源电压，漏极连接所述第二放大单元的共源放大极。
[0013]更可选地，所述第一放大单元的共源放大级包括第一PMOS管，所述第一PMOS管的源极连接电源电压，栅极连接所述正相输入信号，漏极连接所述第一放大单元的共栅放大级；所述第二放大单元的共源放大级包括第二PMOS管，所述第二PMOS管的源极连接电源电压，栅极连接所述反相输入信号，漏极连接所述第二放大单元的共栅放大级。
[0014]可选地，所述第二级放大模块为差分转单端放大电路。
[0015]更可选地，所述第二级放大模块的负载为电流源。
[0016]更可选地，所述第二级放大模块包括第五NMOS管、第六NMOS管、第三PMOS管及第四PMOS管；所述第五NMOS管的源极接地，栅极连接所述第一级放大模块的正相输出端，漏极连接所述第三PMOS管的漏极和栅极；所述第三PMOS管的源极连接电源电压；所述第六NMOS管的源极接地，栅极连接所述第一级放大模块的反相输出端，漏极连接所述第四PMOS管的漏极并作为所述差分接收电路的输出端；所述第四PMOS管的栅极连接所述第三PMOS管的栅极，源极连接电源电压。
[0017]为实现上述目的及其他相关目的，本专利技术提供一种接口，所述接口至少包括：上述差分接收电路。
[0018]可选地，所述接口的传输协议为MIPI、USB、以太网、PCI
‑
E、SATA、RS485、RS422、HDMI、LVDS或CAN。
[0019]如上所述，本专利技术的差分接收电路及接口，具有以下有益效果：
[0020]1、本专利技术的差分接收电路的输入信号由NMOS管的源极输入，具备接收低共模电平差分信号的能力，理论上可以接收的共模电压低至0V。
[0021]2、本专利技术的差分接收电路的等效输入电阻阻值可以达到几十KΩ，对前一级电路的加载效应影响较小。
[0022]3、本专利技术的差分接收电路为自偏置结构，无需额外电流源偏置，因此相比于传统差分接收电路结构的功耗有所下降。
[0023]4、本专利技术的差分接收电路的结构简单，占用面积小，适用于低共模电平的高速差分信号接收电路中，且能达到较高的接收速率。
附图说明
[0024]图1显示为本专利技术的差分接收电路的结构示意图。
[0025]图2显示为本专利技术的差分接收电路的半边电路的小信号等效模型示意图。
[0026]元件标号说明
[0027]1差分接收电路
[0028]11第一级放大模块
[0029]111第一放大单元
[0030]112第二放大单元
[0031]12第二级放大模块
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0033]请参阅图1～图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0034]如图1所示，本专利技术提供一种差分接收电路1，所述差分接收电路1包括：
[0035]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差分接收电路，其特征在于，所述差分接收电路至少包括：第一级放大模块及第二级放大模块；所述第一级放大模块包括构成差分结构的第一放大单元及第二放大单元，所述第一放大单元及所述第二放大单元均包括输入级、共栅放大级及共源放大级；其中，所述共栅放大级的输入端连接所述输入级的输出端，输出端经由所述共源放大级连接电源电压；所述第一放大单元中输入级的输入端连接反相输入信号，共源放大级的输入端连接正相输入信号；所述第二放大单元中输入级的输入端连接所述正相输入信号，共源放大级的输入端连接所述反相输入信号；所述第一放大单元中共栅放大级及共源放大级的连接节点作为所述第一级放大模块的反相输出端，所述第二放大单元中共栅放大级及共源放大级的连接节点作为所述第一级放大模块的正相输出端；所述第二级放大模块连接于所述第一级放大模块的输出端，对所述第一级放大模块的输出信号进行放大。2.根据权利要求1所述的差分接收电路，其特征在于：所述第一放大单元的输入级包括第一NMOS管，所述第一NMOS管的源极接收所述反相输入信号，栅极连接电源电压，漏极连接所述第一放大单元的共栅放大级；所述第二放大单元的输入级包括第二NMOS管，所述第二NMOS管的源极接收所述正相输入信号，栅极连接电源电压，漏极连接所述第二放大单元的共栅放大级。3.根据权利要求2所述的差分接收电路，其特征在于：所述第一放大单元的共栅放大级包括第三NMOS管，所述第三NMOS管的源极连接所述第一放大单元的输入级，栅极连接电源电压，漏极连接所述第一放大单元的共源放大极；所述第二放大单元的共栅放大级包括第四NMOS管，所述第四NMOS管的源极连接所述第二放大单元的输入...

【专利技术属性】
技术研发人员：黄尊恺，张欣瑶，汪辉，祝永新，汪宁，田犁，张峻恺，冯英奇，
申请(专利权)人：中国科学院上海高等研究院，
类型：发明
国别省市：