高速周边组件互连的事务层电路及其操作方法技术

本发明专利技术提供高速周边组件互连的事务层电路及其操作方法，具体涉及一种PCIe的事务层电路，所述事务层电路包括多个事务层处理信道、信道选择电路以及融合电路。多个事务层处理信道耦接至数据总线，数据总线用以传输PCIe的数据链路层电路所输出的至少一报文数据。信道选择电路被配置从数据链路层电路接收当前时钟周期的报文始位置信息与报文终位置信息，以及依据报文始位置信息与报文终位置信息将当前时钟周期的至少一报文数据分配给多个事务层处理信道中的至少一个。融合电路耦接至多个事务层处理信道，融合电路基于信道选择电路对当前时钟周期的至少一报文数据至多个事务层处理信道的分配去选择性地融合多个事务层处理信道所输出的事务层处理结果。信道所输出的事务层处理结果。信道所输出的事务层处理结果。

【技术实现步骤摘要】
高速周边组件互连的事务层电路及其操作方法


[0001]本专利技术涉及一种高速周边组件互连(Peripheral Component Interconnect Express，PCIe)的事务层电路及其操作方法。

技术介绍

[0002]高速周边组件互连(Peripheral Component Interconnect Express，PCIe)是能够利用一或多个通道执行点对点串行链接，并且用于主板级别、扩展卡接口等的相互连接。在PCIe中，定义了包括软件层、事务层(transaction layer)、数据链路层(data link layer)和物理层(physical layer)的分层结构，以用于控制和管理信息传输。数据传递过程的错误主要通过循环冗余校验(cyclic redundancy check，CRC)编码来检测。其中数据链路层会产生和校检链路循环冗余校验(Link CRC，LCRC)，事务层会产生和校检端到端循环冗余校验(End
‑
to
‑
End CRC，ECRC)。
[0003]事务层用以生成事务层报文(Transaction Layer Packet，TLP)，主要包括报头(Header)、有效载荷(在写入请求的情况下)以及ECRC三个部分。报头内容包括发送者的相关信息、目标地址、事务类型(如内存读取，内存写入)、发送数据量、请求方ID或完成方ID等等。例如在接收侧处的事务层会检查从数据链路层接收到的TLP中的ECRC错误。在既不存在错误也不存在任何其他缺陷的情况下，事务层将报头中包括的信息和有效载荷发送至软件层。而在发送侧处的事务层会核对请求发送期间的请求TLP的标签和响应接收期间的完成TLP的标签，以检查是否已接收到预期响应(完成检查)。在一些情况下，如果用户的设计中并没有交换器(Switch)，例如只是简单的端对端直连(例如Root与Endpoint)，则可以不使用ECRC。
[0004]在同一个时钟周期中出现多笔TLP的情况时，如何同时处理多笔TLP，是本领域的重大技术课题之一。

技术实现思路

[0005]本专利技术提供一种高速周边组件互连(Peripheral Component Interconnect Express，PCIe)的事务层(transaction layer)电路，以在同一个时钟周期中可以同时处理多笔事务层报文(Transaction Layer Packet，TLP)。
[0006]根据本专利技术的实施例，高速周边组件互连的事务层电路包括多个事务层处理信道、信道选择电路以及融合电路。多个事务层处理信道耦接至数据总线，数据总线用以传输高速周边组件互连的数据链路层(data link layer)电路所输出的至少一报文(packet)数据。信道选择电路被配置从数据链路层电路接收当前时钟周期的报文始位置信息与报文终位置信息，以及依据报文始位置信息与报文终位置信息将当前时钟周期的至少一报文数据分配给多个事务层处理信道中的至少一个。融合电路耦接至多个事务层处理信道。融合电路基于信道选择电路对当前时钟周期的至少一报文数据至多个事务层处理信道的分配去选择性地融合多个事务层处理信道所输出的事务层处理结果。
[0007]根据本专利技术的另一实施例，高速周边组件互连的事务层电路的操作方法包括：将多个事务层处理信道耦接至数据总线，其中数据总线用以传输高速周边组件互连的数据链路层电路所输出的至少一报文数据；由信道选择电路从数据链路层电路接收当前时钟周期的位报文始置信息与报文终位置信息；依据报文始位置信息与报文终位置信息，由信道选择电路将当前时钟周期的至少一报文数据分配给多个事务层处理信道中的至少一个；以及基于信道选择电路对当前时钟周期的至少一报文数据至多个事务层处理信道的分配，由融合电路选择性地融合多个事务层处理信道所输出的事务层处理结果。
[0008]在根据本专利技术的实施例的高速周边组件互连的事务层电路中，可以透过信道选择电路将当前时钟周期的一或多个报文数据的每一个分配给多个事务层处理信道中的一个进行事务层处理，以及透过融合电路选择性地融合多个事务层处理信道所输出的事务层处理结果。因此，事务层电路可以在同一时钟周期中同时处理多笔TLP。
附图说明
[0009]图1是依照本专利技术的一实施例的一种高速周边组件互连(Peripheral Component Interconnect Express，PCIe)的事务层(transaction layer)电路的电路方块(circuit block)示意图。
[0010]图2是依照本专利技术的一实施例的一种PCIe的事务层电路的操作方法的流程示意圖。
[0011]图3A是依照本专利技术一实施例的数据传输的布置示意图。
[0012]图3B是依照本专利技术一实施例的数据传输的标记处理示意图。
[0013]图3C是依照本专利技术一实施例的数据传输的信道分配示意图。
[0014]图4是依照本专利技术的一实施例说明图1所示的信道选择电路的电路方块示意图。
[0015]图5A是依照本专利技术一实施例说明图1所示的报头融合电路的电路方块示意图。
[0016]图5B是依照本专利技术一实施例说明图1所示的数据融合电路的电路方块示意图。
[0017]附图标记列表
[0018]100：事务层电路；101：数据链路层电路；102：接收缓冲器；110：信道选择电路；120：融合电路；121：报头融合电路；122：数据融合电路；310、320：报文数据串流；410：去错电路；411：遮蔽器；420～424：报文始位置搜寻电路；430～434：报文终位置搜寻电路；440：轮循电路；441、630：缓存器；450～458：信道分配电路；610：报头融合单元；620：数据融合单元；CH0～CH3：事务层处理信道；DATA0～DATA1、Data_CH0～Data_CH3：数据；DL：数据总线；HEAD0～HEAD2、Header_CH0～Header_CH3：报头；EOP：报文终位置信息；EOP[0]～EOP[15]：单元；EOP_enable、EOP_E0～EOP_E3：报文终位置搜寻结果；EOP_L0～EOP_L3、EOP_location：有效报文终位置；EOP_mask：经去错报文终位置信息；EOP_pointer_ns：第二报文终指针；EOP_pointer_r：第一报文终指针；ERR：错数据位置信息；L1：与门；L2～L3：加法器；L4～L5：比较器；L6～L14：多工器；LCRC：校验码；Out_h：报头处理结果；Out_p：数据处理结果；S210～S250：步骤；ST：报文始；STP：报文始位置信息；STP[0]～STP[15]：单元；STP_E0～STP_E3、STP_enable：报文始位置搜寻结果；STP_L0～STP_L3、STP_location：有效报文始位置；STP_pending：待定报文始信息；STP_pointer_ns：第二报文始指针；STP_p本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速周边组件互连的事务层电路，其特征在于，所述事务层电路包括：多个事务层处理信道，耦接至数据总线，其中所述数据总线用以传输所述高速周边组件互连的数据链路层电路所输出的至少一报文数据；信道选择电路，被配置从所述数据链路层电路接收当前时钟周期的报文始位置信息与报文终位置信息，以及依据所述报文始位置信息与所述报文终位置信息将所述当前时钟周期的所述至少一报文数据分配给所述多个事务层处理信道中的至少一个；以及融合电路，耦接至所述多个事务层处理信道，其中所述融合电路基于所述信道选择电路对所述当前时钟周期的所述至少一报文数据至所述多个事务层处理信道的分配去选择性地融合所述多个事务层处理信道所输出的事务层处理结果。2.根据权利要求1所述的事务层电路，其特征在于，所述信道选择电路计数在所述当前时钟周期中所述报文始位置信息所表示有效报文始位置的数量与所述报文终位置信息所表示有效报文终位置的数量，所述信道选择电路依据报文始指针与报文终指针将所述当前时钟周期的所述至少一报文数据分配给所述多个事务层处理信道中的至少一个，所述信道选择电路依据所述有效报文始位置的所述数量去更新所述报文始指针，以及所述信道选择电路依据所述有效报文终位置的所述数量去更新所述报文终指针。3.根据权利要求1所述的事务层电路，其特征在于，所述信道选择电路包括：去错电路，被配置从所述数据链路层电路接收所述当前时钟周期的错数据位置信息、所述报文始位置信息与所述报文终位置信息，依据所述错数据位置信息去遮蔽所述报文始位置信息中的无效报文始位置而产生经去错报文始位置信息，以及依据所述错数据位置信息去遮蔽所述报文终位置信息中的无效报文终位置而产生经去错报文终位置信息；报文始位置搜寻电路，耦接至所述去错电路以接收所述经去错报文始位置信息，用以搜寻在所述当前时钟周期的所述经去错报文始位置信息中的任何有效报文始位置，以产生报文始位置搜寻结果；报文终位置搜寻电路，耦接至所述去错电路以接收所述经去错报文终位置信息，用以搜寻在所述当前时钟周期的所述经去错报文终位置信息中的任何有效报文终位置，以产生报文终位置搜寻结果；轮循电路，耦接至所述报文始位置搜寻电路以及所述报文终位置搜寻电路，其中所述轮循电路依据所述报文始位置搜寻结果计数在所述当前时钟周期中所述有效报文始位置的数量，所述轮循电路依据所述有效报文始位置的所述数量去更新报文始指针，所述轮循电路依据所述报文终位置搜寻结果计数在所述当前时钟周期中所述有效报文终位置的数量，以及所述轮循电路据所述有效报文终位置的所述数量去更新报文终指针；以...

【专利技术属性】
技术研发人员：平步青，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：