一种总线通讯接口电路制造技术

一种总线通讯接口电路，该电路设置于通过总线交互数据的每一个外部设备中，包括连接在总线的上通讯接口A1和A2，以及与通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块；第一和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；NFET的漏极接地，NFET的源极接通讯接口A1或A2；其中，控制单元输出第一脉冲控制信号gate_n至NFET的栅极，控制单元输出第二脉冲控制信号至上拉辅助单元，接收器的输入端连接在通讯接口A1或A2，上拉辅助单元的输出端接通讯接口A1或A2，接收器输出信号Rev，信号Rev为控制单元的输入接收级。因此，本实用新型专利技术能提高通讯成功率、数据传输准确率和总线的通讯速率。输准确率和总线的通讯速率。输准确率和总线的通讯速率。

【技术实现步骤摘要】
一种总线通讯接口电路


[0001]本技术属于总线通讯
，涉及一种总线通讯接口电路及增强总线通讯效果的通信方法。

技术介绍

[0002]总线是系统各种设备部件之间传送信息的公共通信干线，它是由导线组成的传输线束。异步时钟总线含数据总线和时钟总线，分别用来传输数据和时钟信号。
[0003]请参阅图1，图1所示为现有技术中总线与外围设备的连接关系示意图。如图1所示，总线的两个通讯接口A1和A2需通过上拉电阻R1和电阻R2 接电源VCC，并通过两个通讯接口A1和A2连接总线的外部设备U1、外部设备U2和外部设备U3。例如，I2C(Inter－Integrated Circuit)总线是用于连接微控制器及其外围设备的总线；SDA(串行数据线)和SCL(串行时钟线)都是双向I/O线，接口驱动为开漏输出，需通过上拉电阻接电源VCC。
[0004]外部设备U1、外部设备U2和外部设备U3有时候作为主机(主器件)，有时候作为从机(从器件)，主器件用于启动总线传送数据，并产生时钟以传送数据信息给其它的器件，此时任何被寻址的器件均被认为是从器件。在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送。在这种情况下，主机中的控制器负责产生定时时钟和终止数据传送。
[0005]请参阅图2，图2所示为现有外部设备(例如图1中的U1、U2和U3) 中通讯接口示意图。如图2所示，这些外部设备U1、外部设备U2和外部设备U3通过通讯接口A1和通讯接口A2连接总线，总线的通讯接口A1和通讯接口A2需通过上拉电阻R1和R2接电源VCC。
[0006]每个外部设备通常包含NFET、控制单元和接收器。其中，NFET的漏极接地，NFET的源极接通讯接口A，控制单元输出第一脉冲控制信号至 NFET的栅极，接收器的输入端连接在通讯接口A1或通讯接口A2，信号 Rev为接收器的输出信号，所述信号Rev为控制单元的输入接收级。
[0007]请参阅图3，图3所示为现有通讯接口电路的信号波形示意。如图3所示，当关闭端口NFET后，波形A有总线上的上拉电阻来实现高电平信号，而电阻和总线上的寄生电容，就会产生RC延时，所以波形A上升沿缓慢。然而，波形A信号上升沿缓慢，对于波形A上的接收级Rev就会接收到有单边延时的信号，当延时过大时有可能造成通讯错误。
[0008]也就是说，由于每个器件的总线接口都有一定的等效电容，当总线上扩展的设备达到一定数量时，总电容过大，RC延时过大，因而总线A上升沿缓慢导致接收信号延迟，就会造成了通讯错误。通讯速率越快，越容易造成通讯错误。

技术实现思路

[0009]为解决的上述技术问题，本技术提出一种总线通讯接口电路及增强总线通讯效果的通信方法，其技术方案如下：
[0010]一种总线通讯接口电路，设置于通过总线交互数据的每一个外部设备中其包括：
[0011]连接在所述总线的通讯接口A1和通讯接口A2，所述通讯接口A1和通讯接口A2分别通过上拉电阻R1和上拉电阻R2接电源VCC；
[0012]与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块，所述第一控制模块和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；所述NFET的漏极接地，所述NFET的源极接通讯接口 A1或通讯接口A2；其中，所述控制单元输出第一脉冲控制信号gate_n至所述NFET的栅极，所述控制单元输出第二脉冲控制信号至所述上拉辅助单元，所述接收器的输入端连接在通讯接口A1或通讯接口A2，所述上拉辅助单元的输出端接所述通讯接口A1或通讯接口A2，所述接收器输出信号Rev，所述信号Rev为所述控制单元的输入接收级；
[0013]当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时输出一个时间t的控制信号；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号 gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度。
[0014]进一步地，所述上拉辅助单元为PFET，所述PFET的栅极接第二脉冲控制信号gate_p，所述PFET的源极接电源VCC，所述PFET的漏极接通讯接口A1或通讯接口A2。
[0015]进一步地，所述的t时间为短暂脉冲信号，小于所述第一脉冲控制信号 gate_n所持续低电平时间。
[0016]进一步地，所述N个外部设备之一为主机，其余N
‑
1个外部设备中的一个或多个为从机。
[0017]从上述技术方案可以得出，在本技术总线通讯接口电路及增强总线通讯效果的通信方法的实施例中，具有如下有益效果：
[0018]①
、提高通讯成功率；
[0019]②
、实现更多的总线上的设备数量，确保每个设备总线接口等效电容不变情况下，数据传输的准确率高；
[0020]③
、提高了总线的通讯速率。
附图说明
[0021]图1所示为现有技术中总线与外围设备的连接关系示意图
[0022]图2所示为现有通讯接口的具体电路示意图
[0023]图3所示为现有技术中的通讯接口电路的信号波形示意
[0024]图4所示为本技术通讯接口电路一较佳实施例的示意图
[0025]图5所示为本技术通讯接口电路的信号波形示意
具体实施方式
[0026]下面结合附图4
‑
5，对本技术的具体实施方式作进一步的详细说明。
[0027]请结合图1参阅图4，图4所示为本技术总线通讯接口电路一较佳实施例的示意图。如图1所示，在本技术的实施例中，总线上可以连接有多个外部设备(例如，外部
设备U1、外部设备U2和外部设备U3)本技术的总线通讯接口电路可以设置于通过总线交互数据的每一个外部设备中。
[0028]该总线通讯接口电路包括连接在所述总线上的通讯接口A1和通讯接口 A2，以及与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块。所述通讯接口A1和通讯接口A2通过上拉电阻R1和上拉电阻R2接电源VCC。较佳地，上拉电阻R1和上拉电阻R2的阻值可以相同。
[0029]通常的情况下，所述多个外部设备之一为主机，其余的外部设备中的一个或多个为从机，所述主机用于发送数据，所述从机用于接收数据，或者，所述从机用于接收数据，并将所述数据处理后再发送给主机。
[0030]其中，每一个所述外部设备包括与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块，图4中所示的可以是第一控制模块或者是第二控制模块。
[0031]所述第一控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种总线通讯接口电路，设置于通过总线交互数据的每一个外部设备中，其特征在于，包括：连接在所述总线上的通讯接口A1和通讯接口A2，所述通讯接口A1和通讯接口A2分别通过上拉电阻R1和上拉电阻R2接电源VCC；与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块，所述第一控制模块和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；所述NFET的漏极接地，所述NFET的源极接通讯接口A1或通讯接口A2；其中，所述控制单元输出第一脉冲控制信号gate_n至所述NFET的栅极，所述控制单元输出第二脉冲控制信号至所述上...

【专利技术属性】
技术研发人员：孙海，
申请(专利权)人：上海裕芯电子科技有限公司，
类型：新型
国别省市：