一种抑制载流子横向扩散的半导体量子阱结构及制备方法技术

本发明专利技术提供一种抑制载流子横向扩散的半导体量子阱结构及制备方法。该结构包括依次层叠设置的下势垒层、量子阱层、成核结构和上势垒层；其中，成核结构的形貌为岛状和/或沟槽状，成核结构未全部覆盖量子阱层；成核结构的带隙宽度不等于上势垒层的带隙宽度。本发明专利技术能够减少量子阱内载流子的横向扩散，从而减少载流子在量子阱结构中位错区域的非辐射复合，提高量子阱结构的发光性能。采用该量子阱结构作为有源区的激光器对位错的容忍度将得到明显提升，尤其是硅基异质外延生长的

【技术实现步骤摘要】
一种抑制载流子横向扩散的半导体量子阱结构及制备方法


[0001]本专利技术涉及半导体激光器与光电集成
，具体涉及一种抑制载流子横向扩散的半导体量子阱结构及制备方法。

技术介绍

[0002]近年来，集成光子学由于其在体积、容量、成本和功耗等方面的优势，已在商业化集成平台的集成电路中得到广泛应用。其中，硅基光子学能够利用成熟的CMOS设备生产高质量、低成本的光子元件，并且能为
Ⅲ‑Ⅴ
族器件提供低损耗、高折射率的波导。当前，依靠键合方式的异质集成已成为了硅基光子学中获得片上
Ⅲ‑Ⅴ
族光源的主要技术手段，然而直接外延生长作为下一代的异质集成方案，已获得了世界诸多电子芯片制造厂商和科研机构的青睐。在硅上直接外延生长
Ⅲ‑Ⅴ
族半导体器件结构会由于硅和
Ⅲ‑Ⅴ
族材料之间的晶体差异招致高密度的缺陷，其中以热裂纹、反相畴和穿透位错为代表的缺陷会显著恶化有源器件性能。尽管二十年来的研究已把热裂纹、反相畴问题较好地解决，但是处于106/cm2量级的穿透位错密度仍然制约着硅上直接外延
Ⅲ‑Ⅴ
族有源器件的发展，尤其是硅基量子阱激光器。
[0003]由于量子阱为层状结构，传统的量子阱结构无法像量子点结构那样对有源区内的载流子提供三维的限制，即只有外延方向的限制而没有横向的限制，这使得横向扩散的电子与空穴更容易进入位错区域从而进行非辐射复合。由此，直接外延生长的硅基量子阱激光器阈值电流大、高温稳定性差、寿命极短。在降低穿透位错密度技术手段接近瓶颈的今天，亟需一种新型量子阱结构来抑制载流子的横向扩散，减小载流子到达位错区域的几率，从而降低有源区内非辐射复合发生的几率，使得量子阱结构对位错的容忍度得到提升，从而可以提升包括硅基直接外延生长量子阱激光器在内的半导体量子阱器件的性能。同时，该结构又区别于量子点结构，其增益区依然为二维的层状结构，而非像量子点那样为三维的岛状结构。

技术实现思路

[0004]为了解决上述技术问题，本专利技术提供了一种抑制载流子横向扩散的半导体量子阱结构及其制备方法。
[0005]第一方面，本专利技术实施例提供的抑制载流子横向扩散的半导体量子阱结构，包括依次层叠设置的下势垒层、量子阱层、成核结构和上势垒层；其中，所述成核结构的形貌为岛状和/或沟槽状，所述成核结构未全部覆盖量子阱层；所述成核结构的带隙宽度不等于上势垒层的带隙宽度。
[0006]本专利技术提供的抑制载流子横向扩散的
Ⅲ‑Ⅴ
族半导体量子阱结构及其外延生长方法，可以显著减小载流子在量子阱平面内的横向扩散长度，抑制载流子的横向扩散，继而降低非辐射复合发生的概率，提高量子阱结构对位错的容忍度，这对于采用该量子阱结构作为有源区的激光器性能有着明显的提升，尤其是硅上直接外延生长的
Ⅲ‑Ⅴ
族半导体量子
阱激光器的器件寿命；该结构外延生长方法简单，不增加器件后工艺的复杂度，因而适用于作为高性能的
Ⅲ‑Ⅴ
族半导体量子阱激光器的有源区，尤其是硅上直接外延生长的
Ⅲ‑Ⅴ
族半导体量子阱激光器。
[0007]作为优选，所述形貌为岛状的成核结构和/或沟槽状的成核结构且之间不全部接壤，即所述成核结构未全部覆盖所述量子阱层。
[0008]进一步优选，所述量子阱层的带隙宽度小于所述下势垒层、所述成核结构、所述上势垒层的带隙宽度。所述量子阱层中的载流子受到所述下势垒层、所述成核结构、所述上势垒层的量子点限制作用。
[0009]进一步优选，所述下势垒层的厚度为5nm～1000nm；所述量子阱层的厚度为2nm～30nm；所述成核结构的高度为0.1nm～30nm；所述上势垒层的厚度为5nm～1000nm。所述下势垒层、所述成核结构、所述上势垒层共同对所述量子阱层中的载流子进行限制。
[0010]进一步优选，所述半导体量子阱结构为III
‑
V族半导体多量子阱结构；优选的，所述半导体量子阱结构中，下势垒层、量子阱层、成核结构和上势垒层作为一个整体进行重复，形成多周期的量子阱结构，每次重复的层叠顺序均为下势垒层、量子阱层、成核结构和上势垒层。每个周期中量子阱层均受到其下方的下势垒层、上方的成核结构和上势垒层的量子限制作用。
[0011]作为优选，所述下势垒层、所述量子阱层、所述成核结构、所述上势垒层均采用III
‑
V族半导体材料；所述III
‑
V族半导体材料包括GaP系、GaAs系、InP系、GaSb系材料中的一种或多种，优选为GaAs系、InP系材料。本专利技术中，所述III
‑
V族半导体材料包括但不局限于AlP、GaP、AlAs、GaAs、InP、GaSb等二元化合物，GaAsP、InGaAs、AlGaAs、InGaP、GaAsSb等三元化合物，InAlGaAs、AlGaAsP、InGaAsP、InGaAsSb等四元化合物。本专利技术结构需符合成核结构的带隙宽度不等于上势垒层的带隙宽度、量子阱层带隙最小，对具体的材料种类不做具体限定。
[0012]进一步优选，所述半导体量子阱结构中的载流子在量子阱平面内的横向扩散受到抑制。根据本专利技术，所述量子阱结构中的载流子在量子阱平面内的横向扩散受到抑制，载流子横向扩散至位错区域的几率减小，从而降低载流子在量子阱中位错区域非辐射复合的概率，提升量子阱结构对位错的容忍度。
[0013]第二方面，本专利技术实施例提供的所述抑制载流子横向扩散的半导体量子阱结构的制备方法，采用金属有机化学气相沉积(MOCVD)和/或分子束外延(MBE)进行生长，包括以下步骤：
[0014]A)生长下势垒层；
[0015]B)生长量子阱层；
[0016]C)生长成核结构；
[0017]D)生长上势垒层。
[0018]进一步优选，步骤C)中在量子阱(001)平面上生长成核结构。
[0019]作为优选，所述半导体量子阱结构采用多量子阱结构；优选的，将步骤A、步骤B、步骤C和步骤D作为一个整体进行重复，每次重复过程中，步骤A、步骤B、步骤C、步骤D的顺序保持不变，重复次数不大于10次，优选为重复2次。
[0020]作为优选，所述量子阱结构直接生长在衬底上，或先在衬底上生长其他结构，再生
长所述的量子阱结构；生长完量子阱结构之后还可以继续生长其他结构。
[0021]作为优选，在Si(001)衬底、GaAs(001)衬底或InP(001)衬底上生长，衬底的外延面为无偏角(001)晶面或有偏角(001)晶面。
[0022]进一步优选，步骤C中，生长的所述成核结构的形貌为岛状和/或沟槽状；优选的，所述成核结构为成核岛和/或成核沟槽，每个成核岛和/或成核沟槽之间彼此无接壤；所述成核结构的生长高度为0.1nm～30nm，所述成核结构的带隙宽度不等于所述量子阱层的带隙宽度，所述成核结构的带隙宽度不等于所述上势垒层的带隙宽度。
[0023]进一步优选，采本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抑制载流子横向扩散的半导体量子阱结构，其特征在于，包括依次层叠设置的下势垒层、量子阱层、成核结构和上势垒层；其中，所述成核结构的形貌为岛状和/或沟槽状，所述成核结构未全部覆盖量子阱层；所述成核结构的带隙宽度不等于上势垒层的带隙宽度。2.根据权利要求1所述的抑制载流子横向扩散的半导体量子阱结构，其特征在于，所述量子阱层的带隙宽度小于所述下势垒层、所述成核结构、所述上势垒层的带隙宽度。3.根据权利要求2所述的抑制载流子横向扩散的半导体量子阱结构，其特征在于，所述下势垒层的厚度为5nm～1000nm；所述量子阱层的厚度为2nm～30nm；所述成核结构的高度为0.1nm～30nm；所述上势垒层的厚度为5nm～1000nm。4.根据权利要求1
‑
3任一项所述的抑制载流子横向扩散的半导体量子阱结构，其特征在于，所述半导体量子阱结构为III
‑
V族半导体多量子阱结构；优选的，所述半导体量子阱结构中，下势垒层、量子阱层、成核结构和上势垒层作为一个整体进行重复，形成多周期的量子阱结构，每次重复的层叠顺序均为下势垒层、量子阱层、成核结构和上势垒层。5.根据权利要求1所述的抑制载流子横向扩散的半导体量子阱结构，其特征在于，所述下势垒层、所述量子阱层、所述成核结构、所述上势垒层均采用III
‑
V族半导体材料；所述III
‑
V族半导体材料包括GaP系、GaAs系、InP系、GaSb系材料中的一种或多种，优选为GaAs系、InP系材料。6.根据权利要求1
‑
5任一项所述的抑制载流子横向...

【专利技术属性】
技术研发人员：刘昊，江晨，王琦，刘倬良，任晓敏，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：