多核处理器系统及其控制方法技术方案

本公开涉及处理器领域，提供了一种多核处理器系统及其控制方法，该多核处理器系统包括：多个处理器核；缓存一致性单元，与多个处理器核及设备连接，缓存一致性单元控制从设备与多个处理器核之间的数据交互，以实现多核处理器系统的缓存一致性，其中，缓存一致性单元包括：延迟反压电路，用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据，并在缓存一致性单元和从设备之间的握手状态由不成功转变为成功时，优先输出缓存的输入数据。本公开能够在优化时序的同时保证流水线的高性能传输，有效地避免了输入数据丢失引起的缓存不一致情况，并且能够降低电路功耗。并且能够降低电路功耗。

【技术实现步骤摘要】
多核处理器系统及其控制方法


[0001]本公开涉及处理器领域，具体涉及一种多核处理器系统及其控制方法。

技术介绍

[0002]随着计算机系统以及工艺的不断发展，碍于工艺方面的物理限制，对商用单核处理器进行大幅度性能提升日益艰难。由于单核处理器性能越来越不适用当下高算力的场景。为了提高计算机系统的性能及处理高算力场景的可用性，处理器逐渐朝着多核方向发展。如图1所示为一个四核处理器模型，四个处理器核(CPU0、CPU1、CPU2、CPU3)彼此之间通过缓存一致性单元20相连，同时每个处理器核与从设备40之间均通过缓存一致性单元20和片上网络30(Network Operation Center，NoC)进行数据交互。
[0003]在多核处理器的发展中存在着一个不可避免的问题，即多核缓存一致性问题，简单来说就是当处理器核CPU0修改了自己的私有高速缓存(Private Cache)中的某个缓存行时，需要将这件事情通知给其余存有这条缓存行的处理器核(CPU1、CPU2、CPU3)，以避免出现多个处理器核同时修改了同一个地址数据的问题。多核缓存一致性通常由硬件直接进行处理，这对软件层面来说是透明的，因此极大的方便软件工作人员，并且提高了软件运行时的效率。
[0004]在多核缓存一致性实现时，若数据传输路径过长，容易引起一些时序上的问题，这些时序上的问题通常可以通过打拍处理解决，但打拍处理容易出现一致性模块与上游握手成功，但与下游握手不成功的状态，会使得数据丢失，造成缓存不一致。
[0005]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

技术实现思路

[0006]为了解决上述技术问题，本公开提供了一种多核处理器系统及其控制方法，通过在缓存一致性单元中加入延迟电路，能够在优化时序的同时保证流水线的高性能传输，有效地避免了输入数据丢失引起的缓存不一致情况，并且能够降低电路功耗。
[0007]根据本公开第一方面，提供了一种多核处理器系统，包括：多个处理器核；
[0008]缓存一致性单元，与所述多个处理器核及从设备连接，所述缓存一致性单元控制所述从设备与所述多个处理器核之间的数据交互，以实现所述多核处理器系统的缓存一致性，
[0009]其中，所述缓存一致性单元包括：
[0010]延迟反压电路，用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据，并在所述缓存一致性单元和所述从设备之间的握手状态由不成功转变为成功时，优先输出缓存的输入数据。
[0011]可选地，所述延迟反压电路包括：
[0012]逻辑控制单元，用于根据所述缓存一致性单元向所述从设备发送的第一握手信号、所述从设备向所述缓存一致性单元发送的第二握手信号以及所述缓存一致性单元向所
述从设备发送的信息传输请求信号生成选择信号，所述信息传输请求信号用于表征是否有新的信息传输请求；
[0013]选择单元，用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据，并根据所述选择信号在所述缓存一致性单元和所述从设备之间的握手状态由不成功转变为成功时，优先输出缓存的输入数据。
[0014]可选地，所述缓存一致性单元和所述从设备之间在所述第一握手信号和所述第二握手信号均有效时处于握手成功状态，以及所述选择单元在所述第一握手信号和所述第二握手信号均有效的第一个时钟周期输出缓存的输入数据，并从所述第一握手信号和所述第二握手信号均有效的第二个时钟周期开始输出当前时钟周期传输的输入数据。
[0015]可选地，所述选择单元包括：
[0016]第一D触发器，输入端接收当前时钟周期传输的输入数据，所述第一D触发器用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据并于输出端输出；
[0017]数据选择器，第一输入端与所述第一D触发器的输出端连接，第二输入端与所述第一D触发器的输入端连接，控制端接收所述选择信号，所述数据选择器在所述选择信号有效时输出缓存的输入数据，在所述选择信号无效时输出当前时钟周期传输的输入数据，所述选择信号在所述第一握手信号和所述第二握手信号同时有效的第一个时钟周期内有效。
[0018]可选地，所述第一D触发器在所述信息传输请求信号有效时被使能启动。
[0019]可选地，所述第一握手信号被配置为在有信息传输请求时，先于所述第二握手信号一个时钟周期转变为有效状态，以使得所述选择信号在所述第一握手信号和所述第二握手信号同时有效的第一个时钟周期内有效。
[0020]在一个可选实施例中，所述选择单元包括：
[0021]第一或门逻辑电路，第一输入端接收所述信息传输请求信号，第二输入端接收所述选择信号；
[0022]第一或非门逻辑电路，第一输入端接收所述第二握手信号，第二输入端通过第一非门逻辑电路接收所述第一握手信号；
[0023]第一与门逻辑电路，第一输入端与所述第一或门逻辑电路的输出端连接，所述第一与门逻辑电路的第二输入端与所述第一或非门逻辑电路的输出端连接；
[0024]第二D触发器，信号输入端与所述第一与门逻辑电路的输出端连接，所述第二D触发器的输出端输出所述选择信号。
[0025]在另一个可选实施例中，所述选择单元包括：
[0026]第二或门逻辑电路，第一输入端接收所述信息传输请求信号，第二输入端接收所述选择信号；
[0027]第二与门逻辑电路，第一输入端通过第二非门逻辑电路接收所述第二握手信号，第二输入端接收所述第一握手信号；
[0028]第三与门逻辑电路，第一输入端与所述第二或门逻辑电路的输出端连接，所述第三与门逻辑电路的第二输入端与所述第二与门逻辑电路的输出端连接；
[0029]第三D触发器，信号输入端与所述第三与门逻辑电路的输出端连接，所述第三D触发器的输出端输出所述选择信号。
[0030]根据本公开第二方面，提供了一种多核处理器系统的控制方法，包括：在从设备与多个处理器核之间进行数据交互时，利用缓存一致性单元在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据；
[0031]在所述缓存一致性单元和所述从设备之间的握手状态由不成功转变为成功时，优先输出缓存的输入数据。
[0032]可选地，所述缓存一致性单元向所述从设备发送有第一握手信号、所述从设备向所述缓存一致性单元发送有第二握手信号，所述缓存一致性单元在所述第一握手信号和所述第二握手信号均有效的第一个时钟周期输出缓存的输入数据，并从所述第一握手信号和所述第二握手信号均有效的第二个时钟周期开始输出当前时钟周期传输的输入数据。
[0033]采用本公开的技术方案，能够在优化时序的同时保证流水线的高性能传输，有效地避免了输入数据丢失引起的缓存不一致情况，并且能够降低电路功耗。
[0034]应当说明的是，以上的一般描述和后文的细节描述是示例性和解释性的，并不能限制本公开。
附图说明
[0035]图1示出一种四本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多核处理器系统，其中，包括：多个处理器核；缓存一致性单元，与所述多个处理器核及从设备连接，所述缓存一致性单元控制所述从设备与所述多个处理器核之间的数据交互，以实现所述多核处理器系统的缓存一致性，其中，所述缓存一致性单元包括：延迟反压电路，用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据，并在所述缓存一致性单元和所述从设备之间的握手状态由不成功转变为成功时，优先输出缓存的输入数据。2.根据权利要求1所述的多核处理器系统，其中，所述延迟反压电路包括：逻辑控制单元，用于根据所述缓存一致性单元向所述从设备发送的第一握手信号、所述从设备向所述缓存一致性单元发送的第二握手信号以及所述缓存一致性单元向所述从设备发送的信息传输请求信号生成选择信号，所述信息传输请求信号用于表征是否有新的信息传输请求；选择单元，用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据，并根据所述选择信号在所述缓存一致性单元和所述从设备之间的握手状态由不成功转变为成功时，优先输出缓存的输入数据。3.根据权利要求2所述的多核处理器系统，其中，所述缓存一致性单元和所述从设备之间在所述第一握手信号和所述第二握手信号均有效时处于握手成功状态，以及所述选择单元在所述第一握手信号和所述第二握手信号均有效的第一个时钟周期输出缓存的输入数据，并从所述第一握手信号和所述第二握手信号均有效的第二个时钟周期开始输出当前时钟周期传输的输入数据。4.根据权利要求2所述的多核处理器系统，其中，所述选择单元包括：第一D触发器，输入端接收当前时钟周期传输的输入数据，所述第一D触发器用于在输出当前时钟周期传输的输入数据时缓存上一时钟周期传输的输入数据并于输出端输出；数据选择器，第一输入端与所述第一D触发器的输出端连接，第二输入端与所述第一D触发器的输入端连接，控制端接收所述选择信号，所述数据选择器在所述选择信号有效时输出缓存的输入数据，在所述选择信号无效时输出当前时钟周期传输的输入数据，所述选择信号在所述第一握手信号和所述第二握手信号同时有效的第一个时钟周期内有效。5.根据权利要求4所述的多核处理器系统，其中，所述第一D触发器在所述信息传输请求信号有...

【专利技术属性】
技术研发人员：刘宗玺，陈伟杰，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：