一种用于数字隔离器的隔离电容互连绑定线断线检测电路制造技术

本发明专利技术提供了一种用于数字隔离器的隔离电容互连绑定线断线检测电路，包括：隔离器电路；其包括发射器和接收器，发射器输出端的隔离电容与接收器输入端的隔离电容分别通过第一绑定线和第二绑定线连接；发射器包括施密特触发器、调制器、发射驱动器A、发射驱动器B、逻辑与门A和逻辑与门B；接收器包括第一开关管、第二开关管、放大与解调器和驱动器；还包括接口与测试电路，其输入端连接至时钟信号CLK和数据信号DATA，输出端分别连接至逻辑与门A和逻辑与门B的输入端，以及第一开关管和第二开关管的栅极。本发明专利技术能够在量产测试时在单侧针对隔离电容互连绑定线断线的问题进行测试，以筛选出该类问题的不良品，避免产生不确定性后果。果。果。

【技术实现步骤摘要】
一种用于数字隔离器的隔离电容互连绑定线断线检测电路


[0001]本专利技术涉及数字隔离器芯片
，具体涉及一种用于数字隔离器的隔离电容互连绑定线断线检测电路。

技术介绍

[0002]在现有的数字隔离器的芯片中，大部分采用电容隔离。如图1所示，图中采用一个单向通道为例，一个数字隔离器通道通常包含两颗裸芯，裸芯1为发射器，裸芯2为接收器。隔离电容集成在裸芯1和裸芯2上面，电容隔离器芯片内部通过绑定线将两颗隔离电容串联起来(如C1_P与C2_P串联、C1_N与C2_N串联)，而为了提供信号的可靠性和抗干扰能力，通常采用差分的方式传输信号(如C1_P与C1_N组成差分发射端，C2_P与C2_N组成差分接收端)。输入信号IN经TX驱动调制后，经C1_P、C1_N传递到C2_P、C2_N，再经RX放大和解调，从OUT输出。
[0003]但是在目前的方案中，如果隔离电容的互连绑定线出现单根线断裂的情形，量产测试无法有效筛选出不良品。如图2所示，发射器10，包含输入施密特触发器101、ON/OFF
‑
KEY调制102、高频振荡器103、发射驱动器等模块104，输入信号经施密特触发器101进行整形，在ON/OFF
‑
KEY调制102被调制为OOK信号，被发射驱动器等模块104分别驱动到两个差分的隔离电容上。接收器20，包含放大与解调器105、驱动器106；从隔离电容接收到的微弱信号被放大与解调器105放大和解调，将信号恢复出来，再经驱动器106驱动后输出。L1和L2为两颗隔离器裸芯的隔离电容的互连绑定线，由于在封装的制造过程中，不可避免的存在一定概率的断线可能性，如果L1和L2同时发生断线，则信号无法正常传递，常规的量产终测便可筛选出来；如果L1和L2其中一根绑定线发生断线，意味着输入信号的幅度减半，由于接收侧具有较高的增益，信号仍可能被正常解调。这样，普通的量产终测方法就无法筛选出该类型不良品，导致在客户端存在一定的风险。

技术实现思路

[0004]有鉴于此，本申请实施例提供一种用于数字隔离器的隔离电容互连绑定线断线检测电路，能够在量产测试时在单侧针对隔离电容互连绑定线断线的问题进行专门测试，以筛选出该类问题的不良品，避免产生不确定性后果。
[0005]本申请实施例提供以下技术方案：一种用于数字隔离器的隔离电容互连绑定线断线检测电路，包括：隔离器电路、接口与测试电路；
[0006]所述隔离器电路包括发射器和接收器，所述发射器输出端的隔离电容与所述接收器输入端的隔离电容分别通过第一绑定线和第二绑定线连接；
[0007]所述发射器包括施密特触发器、调制器、发射驱动器A、发射驱动器B，还包括逻辑与门A和逻辑与门B；输入信号与所述施密特触发器的输入相连，所述施密特触发器的输出与所述调制器的输入相连，所述调制器的输出分别连接所述逻辑与门A和所述逻辑与门B的第一输入端，所述逻辑与门A和所述逻辑与门B的输出端分别连接所述发射驱动器A和所述
发射驱动器B的输入端，所述发射驱动器A和所述发射驱动器B的输出端分别连接至所述发射器输出端的隔离电容；
[0008]所述接收器包括第一开关管、第二开关管、放大与解调器和驱动器，所述第一开关管和所述第二开关管的漏极分别连接所述接收器输入端的隔离电容，源极分别连接所述放大与解调器的两个输入端，所述放大与解调器的输出端连接所述驱动器；
[0009]所述接口与测试电路的输入端连接至时钟信号CLK和数据信号DATA，所述接口与测试电路的输出端分别连接至所述逻辑与门A和所述逻辑与门B的第二输入端，以及所述第一开关管和所述第二开关管的栅极；
[0010]当电路为正常工作模式，所述接口与测试电路的所有输出均为信号1；
[0011]当电路为测试模式，在所述发射器侧进行测试时，所述接收器侧的所述接口与测试电路的两个输出端均默认输出信号1，对所述发射器侧的所述接口与测试电路的两个输出端分别交替两次输出信号1和信号0，分别选通两根差分绑定线对应的单端通道，从TX输入隔离器的非默认值，进行测试，根据所述接收器的输出是否正常，对所述第一绑定线和第二绑定线的断线情况进行判断；在所述接收器侧进行测试时，所述发射器侧的所述接口与测试电路的两个输出端均默认输出信号1，对所述接收器侧的所述接口与测试电路的两个输出端分别交替两次输出信号1和信号0，分别选通两根差分绑定线对应的单端通道，从TX输入隔离器的非默认值，进行测试，根据所述接收器的输出是否正常，对所述第一绑定线和第二绑定线的断线情况进行判断。
[0012]根据一种实施例，所述发射器还包括高频振荡器，所述高频振荡器连接至所述调制器的输入端。
[0013]根据一种实施例，所述接收器还包括第一电阻和第二电阻，所述第一电阻和所述第二电阻分别连接至所述放大与解调器的两个输入端。
[0014]根据一种实施例，所述第一开关管和所述第二开关管为包括NMOS管、PMOS管、传输门中的任一种。
[0015]根据一种实施例，当电路为测试模式时，采用包括IIC或SPI的方式进行通信。
[0016]与现有技术相比，本专利技术实施例的检测电路在量产终测中进入测试模式，可以在发射侧和接收侧分别控制每一路绑定线路径的信号传输，进行信号传输测试，判定出断线的不良品。该不良芯片的可靠性差，抗干扰能力也差，可能带来潜在不确定风险。本专利技术在设计端进行电路的可测性设计，在量产终测时可轻松筛选不良品，极大的提高了测试筛选效率，提高了终端产品的可靠性，降低了产品的风险。
附图说明
[0017]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0018]图1为单通道电容型数字隔离器结构示意图；
[0019]图2为单通道电容型数字隔离器的电路原理图；
[0020]图3为本专利技术实施例的隔离电容互连绑定线断线检测电路结构示意图；
[0021]图4为本专利技术一种实施例的电容型数字隔离器与其他裸芯合封成隔离接口芯片结
构示意图。
具体实施方式
[0022]下面结合附图对本申请实施例进行详细描述。
[0023]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术，对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]本专利技术实施例提供了一种用于数字隔离器的隔离电容互连绑定线断线检测电路，包括：隔离器电路、接口与测试电路；
[0025]所述隔离器电路包括发射器和接收器，所述发射器输出端的隔离电容与所述接收器输入端的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于数字隔离器的隔离电容互连绑定线断线检测电路，其特征在于，包括：隔离器电路、接口与测试电路；所述隔离器电路包括发射器和接收器，所述发射器输出端的隔离电容与所述接收器输入端的隔离电容分别通过第一绑定线和第二绑定线连接；所述发射器包括施密特触发器、调制器、发射驱动器A、发射驱动器B，还包括逻辑与门A和逻辑与门B；输入信号与所述施密特触发器的输入相连，所述施密特触发器的输出与所述调制器的输入相连，所述调制器的输出分别连接所述逻辑与门A和所述逻辑与门B的第一输入端，所述逻辑与门A和所述逻辑与门B的输出端分别连接所述发射驱动器A和所述发射驱动器B的输入端，所述发射驱动器A和所述发射驱动器B的输出端分别连接至所述发射器输出端的隔离电容；所述接收器包括第一开关管、第二开关管、放大与解调器和驱动器，所述第一开关管和所述第二开关管的漏极分别连接所述接收器输入端的隔离电容，源极分别连接所述放大与解调器的两个输入端，所述放大与解调器的输出端连接所述驱动器；所述接口与测试电路的输入端连接至时钟信号CLK和数据信号DATA，所述接口与测试电路的输出端分别连接至所述逻辑与门A和所述逻辑与门B的第二输入端，以及所述第一开关管和所述第二开关管的栅极；当电路为正常工作模式，所述接口与测试电路的所有输出均为信号1；当电路为测试模式，在所述发射器侧进行测试时，所述接收器侧的所述接口与测试电路的两个输出端均默认输出信号1...

【专利技术属性】
技术研发人员：丁万新，
申请(专利权)人：上海川土微电子有限公司，
类型：发明
国别省市：