三模冗余时钟同步设备、方法、电子设备及存储介质技术

本发明专利技术公开了一种三模冗余时钟同步设备、方法、电子设备及存储介质，该设备包括三个时钟模块，每个时钟模块中包括一个主时钟计数单元和一个MCU；三个时钟模块中任意一个用于分别发送同步协议帧至另外两个时钟模块；三个MCU中任意一个用于根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块，若否，则判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。本发明专利技术在原主时钟模块出现故障权限降级时，能够决定出新的主时钟模块，对从时钟模块进行时钟同步，提高三模冗余系统中时钟同步稳定性。系统中时钟同步稳定性。系统中时钟同步稳定性。

【技术实现步骤摘要】
三模冗余时钟同步设备、方法、电子设备及存储介质


[0001]本专利技术涉及计算机工业控制系统领域，具体涉及一种三模冗余时钟同步设备、方法、电子设备及存储介质。

技术介绍

[0002]基于微计算机技术的工业控制系统已经广泛应用于工业控制领域，在火电、核电、煤炭、石油、化工等安全关键领域也应用广泛。在这些安全关键领域对控制系统的可靠性提出了更高的要求，一般都采用冗余技术实现更高的可靠性。考虑到可靠性和成本的平衡，系统大多采用双模冗余技术；而在核心的安全关键领域应用的工业控制系统则会采用三模冗余技术。三模冗余技术会涉及到更为复杂的数据交互和故障处理机制。
[0003]三模冗余系统中的三个同步模块可以是三个相同的部件或三个相同的计算机。三模冗余系统的核心是三个同步模块的同步运行，而三个同步模块的同步运行的核心是三个同步模块的时钟同步。
[0004]在三模冗余系统中，常常会需要三个同步模块中的一个作为主模块拥有最高权限，然后将从模块的时钟同步为主模块的时钟，以此保证三个同步模块的时钟同步。主模块一般为系统预先设定，但当主模块出现故障导致权限降级时，如果系统不决定出新的主模块，就会导致时钟同步出现错误。

技术实现思路

[0005]本专利技术要解决的技术问题是为了克服现有技术中三模冗余系统中的时钟同步容易出现错误的缺陷，提供一种三冗余时钟同步设备、方法、电子设备及存储介质。
[0006]本专利技术是通过下述技术方案来解决上述技术问题：
[0007]本专利技术提供了一种三模冗余时钟同步设备，所述三模冗余时钟同步设备包括第一时钟模块、第二时钟模块和第三时钟模块，其中，所述第一时钟模块中包括第一主时钟计数单元和第一MCU，所述第二时钟模块中包括第二主时钟计数单元和第二MCU，所述第三时钟模块中包括第三主时钟计数单元和第三MCU；
[0008]所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个分别与另外两个时钟模块通信连接；
[0009]所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个用于分别发送同步协议帧至另外两个时钟模块；
[0010]所述第一MCU、第二MCU和第三MCU中的任意一个用于根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块，若否，则判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。
[0011]优选地，所述第一时钟模块还包括第一接口单元，所述第二时钟模块还包括第二接口单元，所述第三时钟模块还包括第三接口单元；
[0012]所述第一主时钟计数单元、第二主时钟计数单元和第三主时钟计数单元中的任意一个分别与自身所处的时钟模块中的接口单元通信连接；
[0013]所述第一接口单元、第二接口单元和第三接口单元中的任意一个分别与另外两个接口单元通信连接；
[0014]所述第一MCU、第二MCU和第三MCU中的任意一个分别与自身所处的时钟模块中的接口单元和主时钟计数单元通信连接；
[0015]所述第一主时钟计数单元、第二主时钟计数单元和第三主时钟计数单元中的任意一个用于分别以预设频率向自身所处的时钟模块中的接口单元发送同步脉冲，并在发送所述同步脉冲后重新计数；
[0016]所述第一接口单元、第二接口单元和第三接口单元中的任意一个用于根据接收的同步脉冲生成对应的同步协议帧，并将生成的同步协议帧发送至另外两个接口单元；
[0017]所述第一接口单元、第二接口单元和第三接口单元中的任意一个还用于将接收的同步协议帧发送至自身所处的时钟模块中的MCU。
[0018]优选地，所述第一时钟模块还包括第一从时钟计数单元和第二从时钟计数单元，所述第二时钟模块还包括第三从时钟计数单元和第四从时钟计数单元，所述第三时钟模块还包括第五从时钟计数单元和第六从时钟计数单元；
[0019]所述第一接口单元、第二接口单元和第三接口单元中的任意一个还分别与自身所处的时钟模块中的两个从时钟计数单元通信连接；
[0020]所述第一接口单元、第二接口单元和第三接口单元中的任意一个还用于根据接收的两个同步协议帧生成对应的两个同步信号，并将所述两个同步信号分别发送至自身所处的时钟模块中的两个从时钟计数单元，以使所述两个从时钟计数单元从预设计数值重新计数。
[0021]优选地，所述第一MCU、第二MCU和第三MCU中的任意一个还与自身所处的时钟模块中的两个从时钟计数单元通信连接；
[0022]所述将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值的步骤包括：
[0023]读取自身所处的时钟模块中的主时钟计数单元的计数值；
[0024]在所述主时钟计数单元的计数值达到预设数值时，读取目标从时钟计数单元的计数值作为更新数值，所述目标从时钟计数单元为接收根据所述优先级较高的同步协议帧生成的同步信号的从时钟计数单元；
[0025]控制所述主时钟计数单元从所述更新数值重新计数。
[0026]优选地，所述第一接口单元生成的同步协议帧包括第一时钟模块品质等级码和第一时钟模块优先级码，所述第二接口单元生成的同步协议帧包括第二时钟模块品质等级码和第二时钟模块优先级码，所述第三接口单元生成的同步协议帧包括第三时钟模块品质等级码和第三时钟模块优先级码；
[0027]所述根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块的步骤包括：
[0028]判断自身所处的时钟模块的时钟模块品质等级码是否同时大于另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码，若是，则确定自身所处的时钟模块为主时
钟模块；
[0029]若否，则判断自身所处的时钟模块的模块品质等级码是否小于另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码中的任意一个，若小于，则确定自身所处的时钟模块为从时钟模块；
[0030]若不小于，则判断自身所处的时钟模块的时钟模块品质等级码和另外两个时钟模块发送的同步协议帧中的时钟模块品质等级码是否同时相等，若相等，则判断自身所处的时钟模块的时钟模块优先级码是否大于另外两个时钟模块发送的同步协议帧中的时钟模块优先级码中的任意一个；若大于，则确定自身所处的时钟模块为主时钟模块，若不大于，则确定自身所处的时钟模块为从时钟模块；
[0031]若不相等，则判断自身所处的时钟模块的时钟模块优先级码是否大于目标时钟模块发送的同步协议帧中的时钟模块优先级码，其中，所述目标时钟模块为另外两个时钟模块中时钟模块品质等级码与自身所处的时钟模块的时钟模块品质等级码相等的时钟模块；若大于，则确定自身所处的时钟模块为主时钟模块；
[0032]若不大于，则确定自身所处的时钟模块为从时钟模块。
[0033]优选地，所述判断另外两个时钟模块发送的同步协议帧的优先级的步骤包括：
...

【技术保护点】

【技术特征摘要】
1.一种三模冗余时钟同步设备，其特征在于，所述三模冗余时钟同步设备包括第一时钟模块、第二时钟模块和第三时钟模块，其中，所述第一时钟模块中包括第一主时钟计数单元和第一MCU，所述第二时钟模块中包括第二主时钟计数单元和第二MCU，所述第三时钟模块中包括第三主时钟计数单元和第三MCU；所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个分别与另外两个时钟模块通信连接；所述第一时钟模块、第二时钟模块和第三时钟模块中的任意一个用于分别发送同步协议帧至另外两个时钟模块；所述第一MCU、第二MCU和第三MCU中的任意一个用于根据另外两个时钟模块发送的同步协议帧判断自身所处的时钟模块是否为主时钟模块，若否，则判断另外两个时钟模块发送的同步协议帧的优先级，并将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值。2.如权利要求1所述的三模冗余时钟同步设备，其特征在于，所述第一时钟模块还包括第一接口单元，所述第二时钟模块还包括第二接口单元，所述第三时钟模块还包括第三接口单元；所述第一主时钟计数单元、第二主时钟计数单元和第三主时钟计数单元中的任意一个分别与自身所处的时钟模块中的接口单元通信连接；所述第一接口单元、第二接口单元和第三接口单元中的任意一个分别与另外两个接口单元通信连接；所述第一MCU、第二MCU和第三MCU中的任意一个分别与自身所处的时钟模块中的接口单元和主时钟计数单元通信连接；所述第一主时钟计数单元、第二主时钟计数单元和第三主时钟计数单元中的任意一个用于分别以预设频率向自身所处的时钟模块中的接口单元发送同步脉冲，并在发送所述同步脉冲后重新计数；所述第一接口单元、第二接口单元和第三接口单元中的任意一个用于根据接收的同步脉冲生成对应的同步协议帧，并将生成的同步协议帧发送至另外两个接口单元；所述第一接口单元、第二接口单元和第三接口单元中的任意一个还用于将接收的同步协议帧发送至自身所处的时钟模块中的MCU。3.如权利要求2所述的三模冗余时钟同步设备，其特征在于，所述第一时钟模块还包括第一从时钟计数单元和第二从时钟计数单元，所述第二时钟模块还包括第三从时钟计数单元和第四从时钟计数单元，所述第三时钟模块还包括第五从时钟计数单元和第六从时钟计数单元；所述第一接口单元、第二接口单元和第三接口单元中的任意一个还分别与自身所处的时钟模块中的两个从时钟计数单元通信连接；所述第一接口单元、第二接口单元和第三接口单元中的任意一个还用于根据接收的两个同步协议帧生成对应的两个同步信号，并将所述两个同步信号分别发送至自身所处的时钟模块中的两个从时钟计数单元，以使所述两个从时钟计数单元从预设计数值重新计数。4.如权利要求3所述的三模冗余时钟同步设备，其特征在于，所述第一MCU、第二MCU和第三MCU中的任意一个还与自身所处的时钟模块中的两个从
时钟计数单元通信连接；所述将自身所处的时钟模块中的主时钟计数单元的计数值同步为发送优先级较高的同步协议帧的时钟模块中的主时钟计数单元的计数值的步骤包括：读取自身所处的时钟模块中的主时钟计数单元的计数值；在所述主时钟计数单元的计数值达到预设数值时，读取目标从时钟计数单元的计数值作为更新数值，所述目标从时钟计数单元为接收根据所述优先级较高的同步协议帧生成的同步信号的从时钟计数单元；控制所述主时钟计数单元从所述更新...

【专利技术属性】
技术研发人员：马呈祥，潘清，王洪淼，靳子洋，彭可，陈楠，
申请(专利权)人：国核自仪系统工程有限公司，
类型：发明
国别省市：