【技术实现步骤摘要】
一种高可靠空间机械臂故障回溯计算控制处理器架构
[0001]本专利技术属于处理器架构设计
，尤其涉及一种高可靠空间机械臂故障回溯计算控制处理器架构。
技术介绍
[0002]空间站大型机械臂在轨参与舱体巡检、转位、宇航员辅助出舱、舱段抓捕等精细化工作，单次任务持续时间长、操控复杂难度高，且由于运行过程与宇航员有交互，出错代价极其巨大。其控制计算机在实时计算整臂运动控制的同时，需要保证长时间在轨稳定可靠工作。空间计算机系统可靠设计，主要依赖于冗余资源对系统故障影响的屏蔽，结合恰当的容错策略和系统架构对错误计算结果进行纠错或执行预判，使得系统正常发挥作用。
[0003]传统空间控制器冗余设计包括双机冗余、三机冗余，容错策略包括静态冷备或热备，也有逻辑计算级的TMR。考虑到在轨长时间工作工况，关键控制模块往往采用硬件三模机进行出错防护，同时采用可靠性更高的处理器元器件进行三模结果判决，以此来防止三模之间错误影响的扩散及干扰。
[0004]在空间控制器硬件全三模冗余设计中，一旦单个模块出现错误，要么整个控制器中止...
【技术保护点】
【技术特征摘要】
1.一种高可靠空间机械臂故障回溯计算控制处理器架构，其特征在于，包括：基于SRAM FPGA的三模计算处理器和基于反熔丝FPGA的指令执行状态比对单元IPSC；其中，基于SRAM FPGA的三模计算处理器分别为：计算处理器SRAM FPGA0、计算处理器SRAM FPGA1和计算处理器SRAM FPGA2；基于SRAM FPGA的三模计算处理器，用于在等待控制器加电后，启动三模判决，将三模判决结果发送至基于反熔丝FPGA的指令执行状态比对单元IPSC；基于反熔丝FPGA的指令执行状态比对单元IPSC，用于对三模判决结果进行比较，若三模判决结果一致则表示控制器运行正常；若单模错误，则确定控制器正常运行，启动错误检测及恢复单元EDR；若两模错误，则确定控制器运行不正常，控制器计算停止，等待复位或重启。2.根据权利要求1所述的高可靠空间机械臂故障回溯计算控制处理器架构，其特征在于，基于SRAM FPGA的三模计算处理器与基于反熔丝FPGA的指令执行状态比对单元IPSC采用高速串口交互。3.根据权利要求1所述的高可靠空间机械臂故障回溯计算控制处理器架构，其特征在于，基于SRAM FPGA的三模计算处理器，包括：寄存器组RG、频率控制单元FC、错误检测及恢复单元EDR和处理器核心Core；正常工作时，处理器核心Core对寄存器组RG进行访问读写；在进行故障检测或出现故障需要恢复时，错误检测及恢复单元EDR对寄存器组RG进行访问读写；频率控制单元FC用于在接收到时钟控制信号Ctr_Clk后，更改计算频率，同时输出时钟频率Clk到处理器核心Core；错误检测及恢复单元EDR发送时钟控制信号Ctr_Clk到频率控制单元FC，接收基于反熔丝FPGA的指令执行状态比对单元IPSC发送的寄存器恢复更新高速串行信号EDR_Rx，向基于反熔丝FPGA的指令执行状态比对单元IPSC发送寄存器保存高速串行信号EDR_Tx；当出现三模故障时，其他模块停止计算，错误检测及恢复单元EDR发送寄存器数据到基于反熔丝FPGA的指令执行状态比对单元IPSC。4.根据权利要求3所述的高可靠空间机械臂故障回溯计算控制处理器架构，其特征在于，错误检测及恢复单元EDR，包括：寄存器轮询接收模块、接收寄存器组、接收完成标志模块、接收D触发器组、计算处理器频率控制模块、指令计数器、发送D触发器组、发送寄存器组和寄存器轮询发送模块；寄存器轮询接收模块，用于接收寄存器恢复更新高速串行信号EDR_Rx，根据得到的结果更新接收寄存器组；接收完成标志模块，用于在确定寄存器恢复更新高速串行信号EDR_Rx接收完成后，输出使能信号Rec_Ov；接收D触发器组，用于在接收到使能信号Rec_Ov后，对寄存器组RG中的寄存器进行更新；计算处理器频率控制模块，用于在接收到使能信号Rec_Ov后，将输出主频提升到β倍；指令计数器，用于根据指令执行次数计数n不断从0到N
‑
1循环，当计数n＝N时，对发送D触发器组进行使能；寄存器组RG中的寄存器通过发送D触发器组更新到发送寄存器组；发送D触发器组，用于在指令计数器的使能下，将寄存器组RG中的寄存器数据更新至发送寄存器组；寄存器轮询发送模块发送寄...
【专利技术属性】
技术研发人员：禹霁阳，汪路元，庞亚龙，李欣，刘伟伟，胡玉茜，李瑞军，范延芳，张思博，辛鹏飞，朱超，
申请(专利权)人：北京空间飞行器总体设计部，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。