一种具有断电保护电路的存储器制造技术

本实用新型专利技术涉及一种具有断电保护电路的存储器，其包括DDR3内存颗粒，DDR3内存颗粒包括引脚VDD1至VDD9、引脚VDDQ1至VDDQ9，DDR3内存颗粒的引脚VDD1至VDD9与DDR3内存颗粒的供电电源电连接，引脚VDD1至VDD9与地之间设置有第一断电保护电路；DDR3内存颗粒的引脚VDDQ1至VDDQ9与DDR3内存颗粒的供电电源电连接，引脚VDDQ1至VDDQ9与地之间设置有第二断电保护电路；第一断电保护电路、第二断电保护电路均包括多个并联的电容。本实用新型专利技术利用多个并联的电容形成断电保护电路，避免了当工作过程中发生异常断电时存储器所存储的数据受损害。发生异常断电时存储器所存储的数据受损害。发生异常断电时存储器所存储的数据受损害。

【技术实现步骤摘要】
一种具有断电保护电路的存储器


[0001]本技术涉及存储器
，具体地，涉及一种具有断电保护电路的存储器。

技术介绍

[0002]随着信息时代的到来，工控计算机越来越多的应用到工业生产中，尤其像冶金、高精密生产、机械建模等领域。但计算机经常遇到异常断电或者异常宕机的风险，在生产过程中导致许多重要生产数据丢失，甚至造成不可恢复的损失。因此为了提高数据的安全性和完整性，需要一种具有断电保护电路的且支持断电保护功能的存储器。
[0003]双倍速率动态随机存取存储器(Double Data Rate Dynamic Random Access Memory，DDR DRAM)又称为DDR内存颗粒，是存储器的一种。目前，DDR内存颗粒被DDR2内存颗粒、DDR3内存颗粒和DDR4内存颗粒取代，这些都是具有更快速度和其它改进的相同技术的后继者，并且都是相同的物理尺寸。由于DDR及其后继者具有读写速度比FLASH/硬盘等更快的优点，因此用于缓存一些图像数据和文件信息，但DDR及其后继者同时存在断电即出现数据完全丢失的情况。亟需一种具有断电保护电路的存储器，当工作过程中发生异常断电时，所存储的数据不会受损害。
[0004]上述对
技术介绍
的陈述仅是为了方便对本技术技术方案(使用的技术手段、解决的技术问题以及产生的技术效果等方面)的深入理解，而不应当被视为承认或以任何形式暗示该消息构成已为本领域技术人员所公知的现有技术。

技术实现思路

[0005]本技术的目的在于提供一种具有断电保护电路的存储器，当工作过程中发生异常断电时，所存储的数据不会受损害。
[0006]根据本技术的实施方案，提供了一种具有断电保护电路的存储器，包括：DDR3内存颗粒，所述DDR3内存颗粒包括引脚VDD1至VDD9、引脚VDDQ1至VDDQ9，DDR3内存颗粒的引脚VDD1至VDD9与DDR3内存颗粒的供电电源电连接，引脚VDD1至VDD9与地之间设置有第一断电保护电路；DDR3内存颗粒的引脚VDDQ1至VDDQ9与DDR3内存颗粒的供电电源电连接，引脚VDDQ1至VDDQ9与地之间设置有第二断电保护电路；所述第一断电保护电路、第二断电保护电路均包括多个并联的电容。
[0007]进一步地，所述第一断电保护电路包括并联的电容C412、电容C443、电容C417、电容C433、电容C451；所述第二断电保护电路包括并联的电容C456、电容C446、电容C418、电容C429、电容C421、电容C452。
[0008]进一步地，C412＝100nF，C443＝100nF，C417＝100nF，C433＝100nF，C451＝100nF，C456＝10uF，C446＝100nF，C418＝100nF，C429＝100nF，C421＝100nF，C452＝100nF。
[0009]进一步地，所述DDR3内存颗粒还包括引脚CK、引脚引脚ZQ、引脚VREFDQ、引脚VREFCA、引脚VSS1至VSS12、引脚VSSQ1至引脚VSSQ9；引脚CK与引脚之间跨接有电阻R435；引脚CK与DDR3内存颗粒的供电电源之间跨接有电阻R436，引脚CK与地之间跨接有电
阻R440；引脚与DDR3内存颗粒的供电电源之间跨接有电阻R437，引脚与地之间跨接有电阻R441；引脚ZQ通过电阻R452接地；引脚VREFDQ经由并联连接的电容C441和电阻R449与DDR3内存颗粒的供电电源电连接，并且引脚VREFDQ经由并联连接的电容C431和电阻R445与地电连接；引脚VREFCA经由并联连接的电容C450和电阻R453与DDR3内存颗粒的供电电源电连接，并且引脚VREFCA经由并联连接的电容C447和电阻R455与地电连接；引脚VSS1至VSS12接地；引脚VSSQ1至引脚VSSQ9接地。
[0010]进一步地，所述DDR3内存颗粒的供电电源为1.5V电源。
[0011]进一步地，所述DDR3内存颗粒的供电电源由电源转换电路将外部输入电源转换。
[0012]进一步地，所述外部输入电源为26V
±
4V直流输入，所述电源转换电路包括用于将26V
±
4V电源转换为5V电源的第一电源转换电路以及用于将5V电源转换为1.5V电源的第二电源转换电路。
[0013]进一步地，所述第一电源转换电路包括DC/DC芯片。
[0014]进一步地，所述第二电源转换电路包括SM74401芯片。
[0015]进一步地，所述DDR3内存颗粒的型号为SM41J128M16M。
[0016]本技术采取以上技术方案，其具有以下有益效果：本技术利用多个并联的电容形成断电保护电路，避免了当工作过程中发生异常断电时存储器所存储的数据受损害。
附图说明
[0017]下文将结合附图对本技术的示例性实施例进行更为详细的说明。为清楚起见，不同附图中相同的部件以相同标记示出。需要说明的是，附图仅起到示意作用，其并不必然按照比例绘制。在这些附图中：
[0018]图1是示出根据本技术的实施方案的具有断电保护电路的存储器的配置框图。
[0019]图2是示出根据本技术的实施方案的具有断电保护电路的存储器的电路原理图。
[0020]图3是示出根据本技术的实施方案的第一电源转换电路的电路原理图。
[0021]图4是示出根据本技术的实施方案的第二电源转换电路的电路原理图。
[0022]图5是示出根据本技术的实施方案的具有断电保护电路的存储器与电源转换电路、FPGA的关系的框图。
具体实施方式
[0023]下面对本技术的实施方案作详细说明，本实施方案在以本技术技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本技术的保护范围不限于下述的实施方案。
[0024]图1是示出根据本技术的实施方案的具有断电保护电路的存储器的配置框图。如图1所示，根据本技术的实施方案的具有断电保护电路的存储器100包括存储器供电电源110、断电保护电路120以及存储器芯片130。存储器供电电源110与断电保护电路120电连接，断电保护电路120与存储器芯片130电连接。
[0025]图2是示出根据本技术的实施方案的具有断电保护电路的存储器的电路原理图。如图2所示，在一个实施方案中，存储器芯片130为第三代双倍速率同步动态随机存储器(Double Data Rate 3Dynamic Random Access Memory，DDR DRAM)，也称为DDR3内存颗粒。同步是指DDR3数据的读取写入是按时钟同步的，动态是指DDR3内存颗粒中的数据掉电无法保存，且需要周期性的刷新，才能保持数据；随机存取是指可以随机操作任一地址的数据，double
‑
data
‑
rate是指时钟的上升沿和下降沿都发生数据传输。优选地，DDR3内存颗粒的型号为SM4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有断电保护电路的存储器，其特征在于，包括DDR3内存颗粒，所述DDR3内存颗粒包括引脚VDD1至VDD9、引脚VDDQ1至VDDQ9，DDR3内存颗粒的引脚VDD1至VDD9与DDR3内存颗粒的供电电源电连接，引脚VDD1至VDD9与地之间设置有第一断电保护电路；DDR3内存颗粒的引脚VDDQ1至VDDQ9与DDR3内存颗粒的供电电源电连接，引脚VDDQ1至VDDQ9与地之间设置有第二断电保护电路；所述第一断电保护电路、第二断电保护电路均包括多个并联的电容。2.根据权利要求1所述的具有断电保护电路的存储器，其特征在于，所述第一断电保护电路包括并联的电容C412、电容C443、电容C417、电容C433、电容C451；所述第二断电保护电路包括并联的电容C456、电容C446、电容C418、电容C429、电容C421、电容C452。3.根据权利要求2所述的具有断电保护电路的存储器，其特征在于，C412＝100nF，C443＝100nF，C417＝100nF，C433＝100nF，C451＝100nF，C456＝10uF，C446＝100nF，C418＝100nF，C429＝100nF，C421＝100nF，C452＝100nF。4.根据权利要求1所述的具有断电保护电路的存储器，其特征在于，所述DDR3内存颗粒还包括引脚CK、引脚引脚ZQ、引脚VREFDQ、引脚VREFCA、引脚VSS1至VSS12、引脚VSSQ1至引脚VSSQ9；引脚CK与引脚之间跨接有电阻R435；引脚CK与DDR3内存颗粒的供电电源之间跨接有电阻R436，引脚CK与地之间跨接有电阻R440...

【专利技术属性】
技术研发人员：耿涛，王腊梅，
申请(专利权)人：北京麦克沃根科技有限公司，
类型：新型
国别省市：