CHT技术处理器电源管理设计架构制造技术

本发明专利技术涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术)处理器电源管理设计架构；本发明专利技术架构体系包括：待机区IO环、测试区IO环、标准区IO环、待机域、测试域和标准域。本发明专利技术创造了一种适用于CHT技术处理器的电源管理方法，发明专利技术了一种全新的电源管理设计架构。本发明专利技术技术满足超低功耗需求和MBIST测试需求(如CHTDFTFLOW需求)，本发明专利技术旨在实现深层次电源管理策略，而非应用层面的(如DVFS方案)电源管理策略，特别对轻量化低功耗(如物联网)处理器具有重要应用价值。耗(如物联网)处理器具有重要应用价值。耗(如物联网)处理器具有重要应用价值。

【技术实现步骤摘要】
CHT技术处理器电源管理设计架构


[0001]本专利技术涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术，以下简称CHT技术)处理器SOC设计和实现方法。

技术介绍

[0002]集成电路行业受到重点扶持。处理器的体系结构是构建处理器的基础，常见的体系结构大多是国外的体系结构，如x86体系结构、ARM体系结构等。应用这些体系结构存在较多的限制，所以需要新型体系结构。新型体系结构技术是自主可控、安全可靠国产处理器的核心，也是难点所在。当前，体系结构技术创新成果较少，需求迫切，有重大的战略地位和广阔的市场空间；与之配套的SOC技术体系，同样具有重要意义。
[0003]现有的处理器电源管理方案一般是通过应用层面实现对电源的管理，无法满足MBIST测试(memory build
‑
in
‑
selftest，存储器内建自测试)需求和低功耗需求。

技术实现思路

[0004]本专利技术的目的是：专利技术一种适用于CHT技术处理器的电源管理方法，满足超低功耗需求和MBIST测试需求(如CHT DFT FLOW需求)，本专利技术旨在实现深层次电源管理策略，而非应用层面的(如DVFS方案)电源管理策略，特别对轻量化低功耗(如物联网)处理器具有重要应用价值。本专利技术技术对CHT技术处理器设计具有重要指导意义，同样适应于普通架构处理器，因此对通用处理器设计具有重要指导意义。
[0005]本专利技术提供CHT技术处理器电源管理设计架构，所述电源管理设计架构包括：待机区IO环、测试区IO环、标准区IO环、待机域、测试域和标准域；
[0006]所述待机区IO环连接到模拟IO端、通用数字IO端、唤醒信号端、第一核心电压端，外部IO域高压供电端、测试使能端和第一核心电压上电完标识；
[0007]所述测试区IO环连接到外部IO域高压供电端、测试数字IO端、第三核心电压端、测试高压供电端、掉电信号端、第一核心电压上电完标识和第三核心电压上电完标识；
[0008]所述标准区IO环连接到外部IO域高压供电端、第二核心电压端、通用数字IO端、模拟IO端、掉电信号端、测试使能端、第一核心电压上电完标识和第三核心电压上电完标识；
[0009]所述待机域包括第一电压调节器、第二电压调节器、待机域逻辑、双压供电IP单元、核心电压IP单元；
[0010]所述的标准域包括标准域双压供电IP单元、待机域双压供电IP单元和标准域逻辑；
[0011]所述测试域包含测试域逻辑和非易失存储器，所述测试域逻辑连接到所述第一核心电压上电完标识、第三核心电压端、第三核心电压上电完标识，所述测试域逻辑连接到测试IO口和测试使能端；所述测试使能端生效时，第二核心电压端关闭、第二核心电压上电完标识生效以及所述测试域逻辑进入测试状态。
[0012]进一步地，所述设计架构的内部接口信息包括：
[0013]所述的第一电压调节器连接到外部IO域高压供电端、第一核心电压端和第一核心电压上电完标识；
[0014]所述的第二电压调节器连接到外部IO域高压供电端、第一核心电压端、第一核心电压上电完标识、掉电信号端、测试使能端、第二核心电压端、第三核心电压上电完标识、第三核心电压端和第三核心电压上电完标识。
[0015]进一步地，还包括IO隔离区，所述的待机区IO环、测试区IO环、标准区IO环之间通过IO隔离区进行隔离。
[0016]进一步地，所述的待机区IO环连接到模拟IO口、通用IO口、唤醒信号端、第一核心电压端、外部IO域高压供电端、测试使能端，并采用所述的第一核心电压上电完标识来进行上电偏置和掉电偏置；待机区IO环的最小系统包括：唤醒信号端、外部IO域高压供电端、测试使能端和第一核心电压上电完标识。
[0017]进一步地，所述的测试区IO环连接到所述的外部IO域高压供电端、测试数字IO端、第三核心电压端、测试高压供电端，并采用掉电信号端、第一核心电压上电完标识和第三核心电压上电完标识来进行上电偏置和掉电偏置，所述的测试区IO环的最小系统包括：测试数字IO端、测试高压供电端、掉电信号端和第三核心电压上电完标识。
[0018]进一步地，所述的标准区IO环包括所述的外部IO域高压供电端、第二核心电压端、通用IO端、模拟IO端，并采用掉电信号端、测试使能端、第一核心电压上电完标识和第二核心电压上电完标识进行上电偏置和掉电偏置；所述的测试区IO环的最小系统包括：通用IO端、掉电信号端、测试使能端和第二核心电压上电完标识。
[0019]进一步地，处理器芯片内部电路切割成为：所述的待机域、测试域和标准域，跨域逻辑交互信号经过隔离偏置逻辑部来隔离偏置。
[0020]进一步地，所述的待机域还包括待机逻辑部、待机域双压供电IP单元、待机域核心供电IP单元，对外采用所述的待机区IO环进行沟通，对内采用所述的隔离偏置逻辑部沟通；所述的第二电压调节器分成部分，如Vcore2输出一路，Vcore3输出另一路；所述的待机域的最小系统包括：第一电压调节器、第二电压调节器和待机逻辑部。
[0021]进一步地，所述的测试域包括所述的测试域逻辑、非易失存储器，对外采用所述的测试区IO环沟通，对内采用所述的隔离偏置逻辑部沟通。
[0022]进一步地，所述的标准域包括所述的标准域双压供电IP单元、标准域核心供电IP单元、标准域逻辑，对外采用所述的标准区IO环沟通，对内采用所述的隔离偏置逻辑部沟通；所述的标准域的最小系统包括：标准域逻辑。
[0023]进一步地，所述的测试域与标准域通过测试逻辑块和标准域逻辑的逻辑网络进行直接逻辑沟通。
[0024]进一步地，所述的隔离偏置逻辑部是跨域逻辑沟通的核心所在，所述的IO隔离是IO电路分割核心所在，以上两部分专为隔离偏置设计。
[0025]进一步地，所述的测试使能端用于与卡针连接。
[0026]综上所述，本专利技术实施的有益效果是：
[0027]1、创造了一种适用于CHT技术处理器的电源管理方法；
[0028]2、专利技术了一种全新的电源管理技术，满足超低功耗需求和MBIST测试需求(如CHT DFT FLOW需求)，；
[0029]3、实现深层次电源管理策略，而非应用层面的(如DVFS方案)电源管理策略；
[0030]4、特别对轻量化低功耗(如物联网)处理器具有重要应用价值；
[0031]5、对CHT技术处理器设计具有重要指导意义，基于CHT技术特点，相得益彰、相辅相成；
[0032]6、同样适应于普通架构处理器，因此对通用处理器设计具有重要指导意义。
附图说明
[0033]图1绘示为CHT技术处理器电源管理设计架构构成框图。
[0034]图2绘示为本专利技术技术中不测试内部电压的MBIST时序分析。
[0035]图3绘示为本专利技术技术中测试内部电压的方法一MBIST时序分析。
[0036]图4绘示为本专利技术技术中测试内部电压的方法二MBI本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.CHT技术处理器电源管理设计架构，其特征在于：所述电源管理设计架构包括：待机区IO环、测试区IO环、标准区IO环、待机域、测试域和标准域；所述待机区IO环连接到模拟IO端、通用数字IO端、唤醒信号端、第一核心电压端，外部IO域高压供电端、测试使能端和第一核心电压上电完标识；所述测试区IO环连接到外部IO域高压供电端、测试数字IO端、第三核心电压端、测试高压供电端、掉电信号端、第一核心电压上电完标识和第三核心电压上电完标识；所述标准区IO环连接到外部IO域高压供电端、第二核心电压端、通用数字IO端、模拟IO端、掉电信号端、测试使能端、第一核心电压上电完标识和第三核心电压上电完标识；所述待机域包括第一电压调节器、第二电压调节器、待机域逻辑、双压供电IP单元、核心电压IP单元；所述的标准域包括标准域双压供电IP单元、待机域双压供电IP单元和标准域逻辑；所述测试域包含测试域逻辑和非易失存储器，所述测试域逻辑连接到所述第一核心电压上电完标识、第三核心电压端、第三核心电压上电完标识，所述测试域逻辑连接到测试IO口和测试使能端；所述测试使能端生效时，第二核心电压端关闭、第二核心电压上电完标识生效以及所述测试域逻辑进入测试状态。2.根据权利要求1所述的CHT技术处理器电源管理设计架构，其特征在于，所述设计架构的内部接口信息包括：所述的第一电压调节器连接到外部IO域高压供电端、第一核心电压端和第一核心电压上电完标识；所述的第二电压调节器连接到外部IO域高压供电端、第一核心电压端、第一核心电压上电完标识、掉电信号端、测试使能端、第二核心电压端、第三核心电压上电完标识、第三核心电压端和第三核心电压上电完标识。3.根据权利要求1或2所述的CHT技术处理器电源管理设计架构，其特征在于，还包括IO隔离区，所述的待机区IO环、测试区IO环、标准区IO环之间通过IO隔离区进行隔离。4.根据权利要求1至3任意一项所述的CHT技术处理器电源管理设计架构，其特征在于，所述的待机区IO环连接到模拟IO口、通用IO口、唤醒信号端、第一核心电压端、外部IO域高压供电端、测试使能端，并采用所述的第一核心电压上电完标识来进行上电偏置和掉电偏置；待机区IO环的最小系统包括：唤醒信号端、外部IO域高压供电端、测试使能端和第一核心电压上电完标识。5.根据权利要求1至3任意一项所述的CHT技术处理器电源管理设计架构，其特征在于，所述的测试区IO环连接到所述的外部IO域高压供电端、测试数字IO端、第三核心电压端、测试高压供电...

【专利技术属性】
技术研发人员：王杜，
申请(专利权)人：长沙方维科技有限公司，
类型：发明
国别省市：