半导体结构制造技术

本实用新型专利技术实施例涉及半导体结构。一种半导体结构包含：第一电介质层；导电层及栅极电极，其放置于所述第一电介质层中；铁电层，其放置于所述栅极电极上方；沟道层，其放置于所述铁电层上方；第二电介质层，其位于所述第一电介质层上方；源极电极及漏极电极，其放置于所述第二电介质层中；及连接结构，其放置于所述第二电介质层中。所述连接结构与所述源极电极及所述漏极电极分离。所述铁电层具有斜方晶相。相。相。

【技术实现步骤摘要】
半导体结构


[0001]本技术的实施例涉及半导体结构。

技术介绍

[0002]由于非易失性、低功耗、短编程时间及高读取/写入耐久性的优点，铁电随机存取存储器(FeRAM)在半导体行业中日益受关注。
[0003]FeRAM可分类为两种类型。一种类型由与电容器连接的晶体管制成，例如1T1C或链式FeRAM结构。另一种类型是场效晶体管(FET)且称为铁电存储器场效晶体管(FeMFET)。FeMFET的结构类似于金属氧化物半导体场效晶体管(MOSFET)的结构，但FeMFET使用铁电材料作为其栅极电介质的部分。
[0004]一种类型的FeMFET具有其中使用铁电层而非氧化物来形成栅极电介质的金属
‑
铁电
‑
半导体场效应晶体管(MFS
‑
FET)结构。然而，我们发现，MFS结构遭受铁电材料与半导体衬底之间的接口反应、高泄漏电流、滞留及疲劳。另一种类型的FeMFET具有含有使铁电层与半导体衬底分离的绝缘层的金属
‑
铁电
‑
绝缘体
‑
硅
‑
FET(MFIS
‑
FET)结构。第三种类型的FeMFET是金属
‑
铁电
‑
金属
‑
绝缘体
‑
半导体
‑
FET(MFMIS FET)结构。

技术实现思路

[0005]本技术的实施例涉及一种形成半导体结构的方法，其包括：在电介质层中形成第一栅极电极；在所述第一栅极电极上方形成存储器层；在所述存储器层上方形成沟道层；执行第一同时紫外光及热(SUT)处理；在所述存储器层及所述沟道层上方形成第二电介质层；及在所述第二电介质层中形成源极电极及漏极电极，其中所述第一SUT处理的温度低于约400℃。
[0006]本技术的实施例涉及一种形成半导体结构的方法，其包括：接收包括第一电介质层及经形成于所述第一电介质层中的导电层的衬底；在所述第一电介质层及所述导电层上方形成铁电层；在所述铁电层上方形成金属氧化物半导体层；及执行SUT处理，其中所述SUT处理的温度低于约400℃。
[0007]本技术的实施例涉及一种半导体结构，其包括：第一电介质层；导电层及栅极电极，其放置于所述第一电介质层中，其中所述导电层及所述栅极电极彼此分离；铁电层，其放置于所述栅极电极上方；沟道层，其位于所述铁电层上方；第二电介质层，其位于所述第一电介质层上方；源极电极及漏极电极，其放置于所述第二电介质层中；及连接结构，其放置于所述第二电介质层中，其中所述连接结构与所述源极电极及所述漏极电极分离，其中所述铁电层具有斜方晶相。
附图说明
[0008]从结合附图来阅读的以下[具体实施方式]最佳理解本技术实施例的方面。应注意，根据行业标准做法，各种构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减
小各种构件的尺寸。
[0009]图1是在一或多个实施例中根据本技术实施例的方面的形成半导体结构的方法的一些实施例的流程图。
[0010]图2A到图2D是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0011]图3是在一或多个实施例中根据本技术实施例的方面的形成半导体结构的方法的一些实施例的流程图。
[0012]图4A及图4B是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0013]图5A到图5D是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0014]图6是在一或多个实施例中根据本技术实施例的方面的形成半导体结构的方法的一些实施例的流程图。
[0015]图7A到图7J是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0016]图8A到图8E是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0017]图9A到图9J是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0018]图10A到图10E是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0019]图11A到图11K是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
[0020]图12A到图12J是说明在一或多个实施例中根据本技术实施例的方面的在各种制造阶段中形成半导体结构的方法的示意图。
具体实施方式
[0021]以下公开提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文将描述元件及布置的特定实例以简化本公开。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成于第二构件上或第二构件上方可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复元件符号及/或字母。此重复是为了简洁及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
[0022]此外，为方便描述，可在本文中使用例如“下面”、“下方”、“下”、“上方”、“上”、“在...上”及其类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中所说明。除图中所描绘的定向之外，空间相对术语还希望涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或依其它定向)且还可因此解译本文中所使用的空间相对描述词。
[0023]如本文中所使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、部分、层及/或区段，但这些元件、组件、部分、层及/或区段不应受限于这些术语。这些术语可仅用于使元件、组件、部分、层或区段彼此区分。除非上下文清楚指示，否则本文中所使用的例如“第一”、“第二”及“第三”的术语不隐含序列或顺序。
[0024]因为FeMFET使用铁电材料作为其栅极电介质的部分且使用金属氧化物半导体层作为沟道层的部分，所以结晶质量对铁电材料及金属氧化物半导体材料来说很重要。在一些比较方法中，可提高晶界相关缺陷及氧空位的密度的弱结晶会破坏未退火铁电层的质量。针对未退火金属氧化物半导体层，氧相关缺陷(例如氧空位及氧间隙)的密度及弱金属
‑
氧化物键结可引起电子分接及热不稳定性。最终，FeMFET的电特性及稳定性受铁电材料及金属氧化物半导体材料的膜质量不利影响。
[0025]在一些比较方法中，可使用具有大于450℃的温度的热处理来解决上述结晶问题及氧相关缺陷。然而，此温度超过后段制程本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于其包括：第一电介质层；导电层及栅极电极，其放置于所述第一电介质层中，其中所述导电层及所述栅极电极彼此分离；铁电层，其放置于所述栅极电极上方；沟道层，其位于所述铁电层上方；第二电介质层，其位于所述第一电介质层上方；源极电极及漏极电极，其放置于所述第二电介质层中；及连接结构，其放置于所述第二电介质层中，其中所述连接结构与所述源极电极及所述漏极电极分离，其中所述铁电层具有斜方晶相。2.根据权利要求1所述的半导体结构，其特征在于所述铁电层的厚度在约0.1纳米到约100纳米之间。3.根据权利要求1所述的半导体结构，其特征在于所述沟道层包括金属氧化物半导体材料。4.根据权利要求1所述的半导体结构，其特征在于所述源极电极的顶面、所述漏极电极的顶面及所述连接结构...

【专利技术属性】
技术研发人员：戴铭昆，黄彦杰，蒋国璋，蔡瀚霆，林灿，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：