【技术实现步骤摘要】
像素电路及其驱动方法、显示面板
[0001]本专利技术涉及显示
，尤其涉及像素电路及其驱动方法、显示面板。
技术介绍
[0002]低温多晶硅(Low Temperature Poly
‑
silicon，LTPS)晶体管具有迁移率高、驱动能力强、技术成熟等优点，被广泛应用于像素电路中。
[0003]像素电路包括驱动模块和发光模块，其中驱动模块包括驱动晶体管，驱动模块用于生成驱动电流驱动发光模块发光。现有的像素电路通常可以实现驱动晶体管的阈值电压的补偿，但是补偿效果较差，导致显示均一性较差。
技术实现思路
[0004]本专利技术提供了一种像素电路及其驱动方法、显示面板，以延长像素电路中驱动模块的阈值电压的补偿时间，提高显示均一性。
[0005]根据本专利技术的一方面，提供了一种像素电路，包括：发光模块、驱动模块、补偿模块、数据写入模块和开关存储模块；
[0006]所述开关存储模块连接于所述数据写入模块和所述驱动模块的第一端之间，所述开关存储模块用于在导通时将所述数据...
【技术保护点】
【技术特征摘要】
1.一种像素电路，其特征在于，包括：发光模块、驱动模块、补偿模块、数据写入模块和开关存储模块；所述开关存储模块连接于所述数据写入模块和所述驱动模块的第一端之间，所述开关存储模块用于在导通时将所述数据写入模块传输的数据电压传输至所述驱动模块；所述开关存储模块还用于在导通时存储所述数据电压，并在所述数据写入模块关断后继续导通，以向所述驱动模块继续传输存储的数据电压；所述补偿模块连接于所述驱动模块的控制端和第二端之间，用于基于所述开关存储模块传输的数据电压向所述驱动模块的控制端传输补偿电压；所述驱动模块用于根据所述控制端的电压输出驱动电流，驱动所述发光模块发光。2.根据权利要求1所述的像素电路，其特征在于，所述开关存储模块、所述数据写入模块和所述补偿模块均包括晶体管，所述开关存储模块包括的晶体管的沟道长度大于所述数据写入模块和所述补偿模块包括的晶体管的沟道长度，所述开关存储模块包括的晶体管的沟道宽度大于所述数据写入模块和所述补偿模块包括的晶体管的沟道宽度。3.根据权利要求1所述的像素电路，其特征在于，还包括第一存储模块、第一发光控制模块、第二发光控制模块、第一初始化模块和第二初始化模块，所述第一发光控制模块、所述驱动模块、所述第二发光控制模块和所述发光模块连接于第一电源线和第二电源线之间，所述第一发光控制模块和第二发光控制模块用于根据发光控制信号线上的信号，控制所述发光模块根据所述驱动模块输出的驱动电流发光；所述第一初始化模块用于根据第一扫描线上的信号将初始化信号线提供的初始化电压写入所述驱动模块的控制端，所述第二初始化模块用于根据第二扫描线上的信号将所述初始化电压写入所述发光模块的第一端；所述第一存储模块与所述驱动模块的控制端连接，用于存储所述驱动模块的控制端的电压。4.根据权利要求3所述的像素电路，其特征在于，所述第一发光控制模块包括第一晶体管，所述第二发光控制模块包括第二晶体管，所述第一晶体管的第一极与所述第一电源线电连接，所述第一晶体管的第二极与所述驱动模块的第一端电连接，所述第二晶体管的第一极与所述驱动模块的第二端电连接，所述第二晶体管的第二极与所述发光模块的第一端电连接，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述发光控制信号线电连接；所述第一初始化模块包括第三晶体管，所述第二初始化模块包括第四晶体管，所述第三晶体管的第一极与所述初始化信号线电连接，所述第三晶体管的第二极与所述驱动模块的控制端电连接，所述第三晶体管的栅极与所述第一扫描线电连接，所述第四晶体管的第一极与所述初始化信号线电连接，所述第四晶体管的第二极与所述发光模块的第一端电连接，所述第四晶体管的栅极与所述第二扫描线电连接。5.根据权利要求3所述的像素电路，其特征在于，还包括第二存储模块和/或第三存储模块，所述数据写入模块的第一端与数据线电连接，所述数据写入模块的第二端与所述开关存储模块的第一端电连接，所述数据写入模块的控制端与第三扫描线电连接，所述开关存储模块的第二端与所述驱动模块的第一端电连接，所述开关存储模块的控制端与第四扫描线电连接；所述补偿模块的控制端与所述第四扫描线电连接；
所述第二存...
【专利技术属性】
技术研发人员：郭恩卿，李俊峰，盖翠丽，邢汝博，陈发祥，黄正昊，潘康观，郭双，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。