三维存储器及其控制方法技术

本发明专利技术涉及一种三维存储器的控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述存储单元包括第一存储单元，所述方法包括：在执行读操作时，向选中的第一存储单元提供第一读感测电流，其中，所述第一读感测电流小于编程验证阶段时提供给所述选中的第一存储单元的验证感测电流；以及向所述选中的第一存储单元提供第一读取电压，其中，所述第一读取电压包括在所述选中的第一存储单元的第一读电压水平上施加第一偏置电压。根据本发明专利技术的三维存储器及其控制方法，可以有效地减小BPD效应引起的阈值电压分布展宽和漂移，增大读窗口，避免读干扰，提高了三维存储器的可靠性。的可靠性。的可靠性。

【技术实现步骤摘要】
三维存储器及其控制方法
[0001]本申请是针对申请日为2021年01月25日，申请号为202110096756.0，专利技术名称为三维存储器及其控制方法的专利的分案申请。


[0002]本专利技术涉及集成电路的制造领域，尤其涉及一种三维存储器及其控制方法。

技术介绍

[0003]为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。随着多值存储技术的发展，三维存储器件的叠层层数越来越多，其所面临的结构和电学特性问题也越来越多。其中，BPD(Background Pattern Dependency)是层数增多后所面临的一个问题。BPD指先编程的存储单元在编程验证阶段和读阶段时，漏端电阻变化对存储单元的阈值电压(Vt)造成的正向移动。由于不同存储串的编程模式(Pattern)之间有差异，因此漏端电阻变化造成的Vt变化也有不同，造成阈值电压的分布展宽，从而使读窗口减小。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种改善BPD效应影响的三维存储器及其控制方法。
[0005]本专利技术为解决上述技术问题而采用的技术方案是一种三维存储器的控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述存储单元包括第一存储单元，所述方法包括：在执行读操作时，向选中的第一存储单元提供第一读感测电流，其中，所述第一读感测电流小于编程验证阶段时提供给所述选中的第一存储单元的验证感测电流；以及向所述选中的第一存储单元提供第一读取电压，其中，所述第一读取电压包括在所述选中的第一存储单元的第一读电压水平上施加第一偏置电压。
[0006]在本专利技术的一实施例中，所述存储单元还包括第二存储单元，其中在编程操作中所述第一存储单元先于所述第二存储单元被编程，所述方法还包括：在执行读操作时，向选中的第二存储单元提供第二读感测电流，其中，所述第二读感测电流小于所述验证感测电流；以及向所述选中的第二存储单元提供第二读取电压，所述第二读取电压包括在所述第二存储单元的第二读电压水平上施加第二偏置电压。
[0007]在本专利技术的一实施例中，所述存储单元还包括第二存储单元，其中在编程操作中所述第一存储单元先于所述第二存储单元被编程，所述方法还包括：在执行读操作时，向选中的第二存储单元提供第二读感测电流，其中，所述第二读感测电流等于所述验证感测电流；以及向所述选中的第二存储单元提供第二读取电压，所述第二读取电压包括在所述第二存储单元的第二读电压水平上施加第二偏置电压。
[0008]在本专利技术的一实施例中，根据所述选中的第一存储单元的阈值电压分布计算所述第一偏置电压，以及根据所述选中的第二存储单元的阈值电压分布计算所述第二偏置电
压。
[0009]在本专利技术的一实施例中，所述多个第一存储单元包括一个或多个第一子存储单元和一个或多个第二子存储单元，其中在编程操作中所述第一子存储单元先于所述第二子存储单元被编程，所述方法还包括：在执行读操作时，向选中的第一子存储单元提供第三读感测电流，向选中的第二子存储单元提供第四读感测电流，其中，所述第三读感测电流小于所述第四读感测电流，并且，所述第三读感测电流和所述第四读感测电流都小于所述验证感测电流。
[0010]在本专利技术的一实施例中，所述读操作是在所述多个存储单元编程结束后执行。
[0011]本专利技术为解决上述技术问题还提出一种三维存储器，包括：存储单元阵列，包括多个存储串，每个所述存储串在衬底上方竖直延伸并且包括竖直串联布置的多个存储单元，所述存储单元包括第一存储单元；控制器，配置为：在执行读操作时，向选中的第一存储单元提供第一读感测电流，其中，所述第一读感测电流小于编程验证阶段时提供给所述选中的第一存储单元的验证感测电流；以及向所述选中的第一存储单元提供第一读取电压，其中，所述第一读取电压包括在所述选中的第一存储单元的第一读电压水平上施加第一偏置电压。
[0012]在本专利技术的一实施例中，所述存储单元还包括第二存储单元，其中在编程操作中所述第一存储单元先于所述第二存储单元被编程，所述控制器还配置为：在执行读操作时，向选中的第二存储单元提供第二读感测电流，其中，所述第二读感测电流小于所述验证感测电流；以及向所述选中的第二存储单元提供第二读取电压，所述第二读取电压包括在所述第二存储单元的第二读电压水平上施加第二偏置电压。
[0013]在本专利技术的一实施例中，所述控制器还配置为：在执行读操作时，向选中的第二存储单元提供第二读感测电流，其中，所述第二读感测电流等于所述验证感测电流；以及向所述选中的第二存储单元提供第二读取电压，所述第二读取电压包括在所述第二存储单元的第二读电压水平上施加第二偏置电压。
[0014]在本专利技术的一实施例中，所述控制器还配置为：根据所述选中的第一存储单元的阈值电压分布计算所述第一偏置电压，以及根据所述选中的第二存储单元的阈值电压分布计算所述第二偏置电压。
[0015]在本专利技术的一实施例中，所述多个第一存储单元包括一个或多个第一子存储单元和一个或多个第二子存储单元，其中在编程操作中所述第一子存储单元先于所述第二子存储单元被编程，所述控制器还配置为：在执行读操作时，向选中的第一子存储单元提供第三读感测电流，向选中的第二子存储单元提供第四读感测电流，其中，所述第三读感测电流小于所述第四读感测电流，并且，所述第三读感测电流和所述第四读感测电流都小于所述验证感测电流。
[0016]在本专利技术的一实施例中，所述控制器还配置为：在所述多个存储单元编程结束后执行所述读操作。
[0017]在本专利技术的一实施例中，还包括与所述存储单元连接的位线和字线，所述控制器还配置为：通过所述位线向所述存储单元提供读感测电流，通过所述字线向所述存储单元提供读取电压。
[0018]在本专利技术的一实施例中，所述第一存储单元位于靠近所述三维存储器的衬底的位
置，所述第二存储单元位于远离所述衬底的位置。
[0019]在本专利技术的一实施例中，所述三维存储器是3D NAND闪存。
[0020]根据本专利技术的三维存储器及其控制方法，对受BPD影响较大的先编程的存储单元提供小于验证感测电流I_verify的第一读感测电流I_read1，可以有效地减小BPD效应引起的阈值电压分布展宽和漂移，增大了读窗口，并且由于不需要不需要增加非选择的存储单元的读导通电压，避免了进一步地读干扰，提高了三维存储器的可靠性。
附图说明
[0021]为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：
[0022]图1A是一种三维存储器中的存储串的结构示意图；
[0023]图1B是一种三维存储器中的存储串的结构示意图；
[0024]图1C是由于BPD效应带来的阈值电压分布展宽的示意图；
[0025]图2A是对图1A所示的存储串中的存储单元执行读操作的示意图；
[0026本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述多个存储单元包括第一存储单元，所述方法包括：在对所述第一存储单元执行读操作时，基于所述第一存储单元对应的第一读感测电流确定对所述第一存储单元读取的结果，其中，所述第一读感测电流小于编程验证阶段时用于验证所述第一存储单元编程成功对应的验证感测电流；以及向与所述第一存储单元耦接的字线提供第一读取电压。2.根据权利要求1所述的控制方法，其特征在于，所述多个存储单元还包括第二存储单元，其中，在编程操作中，所述第一存储单元先于所述第二存储单元被编程，所述方法还包括：在对所述第二存储单元执行读操作时，基于所述第二存储单元对应的第二读感测电流确定对所述第二存储单元读取的结果，其中，所述第二读感测电流小于或等于所述验证感测电流。3.根据权利要求2所述的控制方法，其特征在于，所述第一存储单元包括一个或多个第一子存储单元和一个或多个第二子存储单元，其中，在编程操作中，所述第一子存储单元先于所述第二子存储单元被编程，所述方法还包括：在对所述第一子存储单元执行读操作时，基于所述第一子存储单元对应的第三读感测电流确定对所述第一子存储单元读取的结果，在对所述第二子存储单元执行读操作时，基于所述第二子存储单元对应的第四读感测电流确定对所述第二子存储单元读取的结果，其中，所述第三读感测电流小于所述第四读感测电流，并且，所述第三读感测电流和所述第四读感测电流均小于所述验证感测电流。4.根据权利要求1所述的控制方法，其特征在于，所述第一读取电压包括第一读电压水平与第一偏置电压之和，所述第一偏置电压是根据所述第一存储单元的阈值电压分布计算得到。5.根据权利要求2所述的控制方法，其特征在于，所述方法还包括：在对所述第二存储单元执行所述读操作时，向与所述第二存储单元耦接的字线施加第二读取电压，所述第二读取电压包括第二读电压水平与第二偏置电压之和，所述第二偏置电压是根据所述第二存储单元的阈值电压分布计算得到。6.根据权利要求1所述的控制方法，其特征在于，所述读操作是在所述多个存储单元编程结束后执行。7.一种三维存储器，包括：存储单元阵列，包括多个存储串，每个所述存储串在衬底上方竖直延伸并且包括竖直串联布置的多个存储单元，所述多个存储单元包括第一存储单元；控制器，配置为：在对所述第一存储单元执行读操作时，基于所述第一存储单元对...

【专利技术属性】
技术研发人员：黄莹，罗哲，刘红涛，李达，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：