一种面向5G基带芯片系统管脚的高效验证方法技术方案

本发明专利技术提供了一种面向5G基带芯片系统管脚的高效验证方法，首先将信号进行反向提取，实现了根据部分连接关系来提取出完整的连接线路，再采用动态仿真，在UVM中定义检查方法，然后对芯片管脚逻辑控制单元进行配置，配置完成后激励芯片管脚，并调用UVM中检查方法对芯片管脚进行信号检查，若信号跳转则检查成功结束仿真，若信号未跳转则对芯片管脚进行调试追踪，直至信号跳转成功，结束仿真，更高效稳定的获取信号的跳转结果，完成芯片管脚的验证。完成芯片管脚的验证。完成芯片管脚的验证。

【技术实现步骤摘要】
一种面向5G基带芯片系统管脚的高效验证方法


[0001]本专利技术涉及芯片验证
，具体为一种面向5G基带芯片系统管脚的高效验证方法。

技术介绍

[0002]目前业界公认的在芯片设计开发过程中，验证占比达到百分之70以上，故而验证人员在保证验证质量的同时也需要兼顾验证的效率。缩短验证的时间继而提高芯片开发的整体效率。
[0003]目前业界对于如何验证芯片系统管脚缺乏一个高效的验证方式，导致效率低下，大大延长了芯片开发流程。
[0004]在实际应用中动态验证无法做到将信号进行反向提取，无法实现根据部分连接关系来提取出完整的连接线路，导致验证无法继续进行下去。
[0005]在传统的验证方案中需要在C程序代码中将对应模块对应信号进行触发，然后在通过观测波形的方式来验证管理系统引脚模块的功能以及相应的连接关系是否正确。该验证方案需要消耗大量的人力和物力，并且无法保证模块的完备性。
[0006]当有SV(SystemVerilog)、UVM一侧有代码参与到对应的测试用例中时，会导致每做一次小的修改都需要重新编译一遍验证环境，这一过程在模块级验证中时间较短，但是在系统验证中会浪费相当多的时间。在验证中如果有效减少重复编译的时间以及减少单次编译的时间成了系统验证人员需要首先考虑的问题。
[0007]目前绝大部分的芯片公司，在系统级验证的层面上都只有一套系统级环境，故而需要所有的系统验证人员在同一套验证环境下完成各自的测试用例，共用就会导致彼此的用例可能会相互影响，那么如何解决不同验证人员在验证环境上的冲突就十分重要。

技术实现思路

[0008]本专利技术目的在于提供一种面向5G基带芯片系统管脚的高效验证方法，以克服现有验证方案需要消耗大量的人力和物力，并且无法保证模块的完备性，提高了芯片管脚的验证速度。
[0009]为实现上述目的，本专利技术提供如下技术方案：
[0010]一种面向5G基带芯片系统管脚的高效验证方法，包括以下步骤：
[0011]S1：搭建形式验证环境，获取RTL代码的功能模型，输入时钟信号和复位信号至RTL代码的功能模型，分析复位信号和时钟信号之间的关系，并获取门控时钟使能信号，对复位信号、时钟信号和其他使能信号进行约束，并获取目标端信号，根据约束后的复位信号、时钟信号、其他使能信号和目标端信号对RTL代码的功能模型进行反向提取，若成功则发送目标端和源端的连接关系，结束仿真，若失败则对管脚进行调试追踪，直至反向提取成功，结束仿真；
[0012]S2：搭建系统验证环境，在UVM中定义检查方法，然后对芯片管脚逻辑控制单元进
行配置，配置完成后激励芯片管脚，并调用UVM中检查方法对芯片管脚进行信号检查，若信号正确跳转则检查成功结束仿真，若信号未跳转或跳转错误则对芯片管脚进行调试追踪，直至信号跳转成功，结束仿真；
[0013]S3：根据S1中目标端和源端的连接关系和S2中成功跳转的信号，完成对芯片管脚的验证。
[0014]优选地，S1中RTL代码的功能模型获取方法为：
[0015]首先将形式验证环境提供的稳定版本的RTL代码编译成相应的二进制形式的汇编文件和目标文件，然后链接所有由编译产生的二进制形式的汇编文件和目标文件组合成一个可执行的文件，从而获得RTL代码的功能模型。
[0016]优选地，S1中输入时钟信号和复位信号至RTL代码的功能模型，对RTL代码进行逻辑分析，分析每一个输入时钟的频率，上升沿、下降沿还是双沿有效以及时钟之间是否是同步异步关系。
[0017]优选地，S1中目标端和源端的连接关系通过形式验证工具产生。
[0018]优选地，S2中UVM中检查方法的调用和芯片管脚的激励均在TCL中完成。
[0019]优选地，芯片管脚逻辑控制单元的配置在C程序代码中完成。
[0020]优选地，在芯片管脚激励之前，给每一个测试向量一个属于自己的脚本文件。
[0021]优选地，实现每一个测试向量都拥有一个属于自己的脚本文件的方法为：
[0022]首先可以在Makefile中导出一个环境变量，该环境变量为本次仿真对应测试向量的绝对路径，然后在系统环境中共用TCL文件，最后根据该环境变量来判断本次仿真的测试向量文件中有没有对应的TCL文件。
[0023]优选地，S2所有的C代码、TCL文件和UVM都通过Python脚本来自动生成。
[0024]优选地，S2中采用触发中断的形式唤醒C程序，然后结束整个仿真。
[0025]与现有技术相比，本专利技术具有以下有益效果：本专利技术提供了一种面向5G基带芯片系统管脚的高效验证方法，首先将信号进行反向提取，实现了根据部分连接关系来提取出完整的连接线路，再采用动态仿真，在UVM中定义检查方法，然后对芯片管脚逻辑控制单元进行配置，配置完成后激励芯片管脚，并调用UVM中检查方法对芯片管脚进行信号检查，若信号跳转则检查成功结束仿真，若信号未跳转则对芯片管脚进行调试追踪，直至信号跳转成功，结束仿真，更高效稳定的获取信号的跳转结果，完成芯片管脚的验证。
[0026]进一步地，UVM中检查方法的调用和芯片管脚的激励均在TCL中完成，通用方法会在一开始就被定义，在后续验证过程中不会修改，因此在后续开发中不会浪费时间重新编译。
附图说明
[0027]图1是本专利技术芯片管脚整体架构图；
[0028]图2是本专利技术形式验证流程图；
[0029]图3是本专利技术动态仿真流程图。
具体实施方式
[0030]下面结合具体的实施例对本专利技术做进一步的详细说明，所述是对本专利技术的解释而
不是限定。
[0031]如图1
‑
3所示，本专利技术提供了一种面向5G基带芯片系统管脚的高效验证方法，步骤如下：
[0032]一、形式验证
[0033]形式化验证是基于严格的数学表达和模型，根据设计规范对设计功能进行属性描述，并自动进行数学分析和证明，当测试出现任何不满足属性的实例出现就会报错，并保存现场。形式验证会覆盖完整的设计状态空间，在动态仿真中对于边界情况处理的方法主要包括增加随机仿真的次数，延长仿真时间，但是也不能保证100％的状态空间覆盖。然后形式验证基于数学方法分析会遍历所有的逻辑组合达到真正意义的全覆盖。
[0034]形式验证无需复杂的验证环境以及构造复杂测试向量就可以完成验证。形式验证在本验证方法中担任提取反向连接的角色，如图1所示，本次验证方法针对芯片系统管脚的连接性验证和PAD控制逻辑单元的功能验证。如图1所示，点1和点2之间由于设计并未提供可参考的规范连接表格，故而需要验证人员根据连接的末端提取出连接的源端，然后整理供设计人员进行回顾。采用动态验证无法完成该步骤，采用基于Python之类的脚本实现难度高，通用性不强。故而采用通用性强的形式验证方法最优。
[0035]要做到反向提取，首先第一步需要搭建形式验证环境，相比于系统级复杂的验证环境，形式验证的环境就要简单很本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种面向5G基带芯片系统管脚的高效验证方法，其特征在于，包括以下步骤：S1：搭建形式验证环境，获取RTL代码的功能模型，输入时钟信号和复位信号至RTL代码的功能模型，分析复位信号和时钟信号之间的关系，并获取门控时钟使能信号，对复位信号、时钟信号和其他使能信号进行约束，并获取目标端信号，根据约束后的复位信号、时钟信号、其他使能信号和目标端信号对RTL代码的功能模型进行反向提取，若成功则发送目标端和源端的连接关系，结束仿真，若失败则对管脚进行调试追踪，直至反向提取成功，结束仿真；S2：搭建系统验证环境，在UVM中定义检查方法，然后对芯片管脚逻辑控制单元进行配置，配置完成后激励芯片管脚，并调用UVM中检查方法对芯片管脚进行信号检查，若信号正确跳转则检查成功结束仿真，若信号未跳转或跳转错误则对芯片管脚进行调试追踪，直至信号跳转成功，结束仿真；S3：根据S1中目标端和源端的连接关系和S2中成功跳转的信号，完成对芯片管脚的验证。2.根据权利要求1所述的一种面向5G基带芯片系统管脚的高效验证方法，其特征在于，所述S1中RTL代码的功能模型获取方法为：首先将形式验证环境提供的稳定版本的RTL代码编译成相应的二进制形式的汇编文件和目标文件，然后链接所有由编译产生的二进制形式的汇编文件和目标文件组合成一个可执行的文件，从而获得RTL代码的功能模型。3.根据权利要求1所述的一种面向5G基带芯片系统管脚的高效验证方法，其特征在于，S1中输入时钟信号和复位信号至RTL代码的功能模型...

【专利技术属性】
技术研发人员：柘腾，张牧翔，
申请(专利权)人：西安路科验视集成电路技术咨询有限公司，
类型：发明
国别省市：