一种外延芯片结构制造技术

本申请公开了一种外延芯片结构，该外延芯片结构包括衬底以及依次叠层设置于衬底的准备层、缓冲层、基础层和应用层；其中，缓冲层被配置为多层In

【技术实现步骤摘要】
一种外延芯片结构


[0001]本申请涉及半导体
，特别是涉及一种外延芯片结构，可以应用于半导体光电器件(LED/LD激光/PV光伏)、功率器件及射频微波器件等半导体器件中。

技术介绍

[0002]目前，第三代半导体器件可包括半导体光电器件、功率器件及射频微波器件等等，在现有的制备工艺中，通常使用蓝宝石或者Si作为衬底，以及使用含InGaN材料的材料层作为对应半导体器件的应用层，例如在半导体光电器件的制备工艺中，通常使用蓝宝石衬底，并且在蓝宝石衬底上生长包括有源区的MQW(multiple quantum well)层，MQW层为两种不同的半导体材料薄层交替生长形成的多层结构，其中一种半导体材料薄层为量子阱层，另一种半导体材料薄层为量子垒层。然而，含In组分的半导体器件的应用层与蓝宝石衬底的晶格失配过大，导致半导体器件难以在衬底上生长高质量以及高In组分的应用层。

技术实现思路

[0003]本申请提供一种外延芯片结构，该外延芯片结构包括衬底以及依次叠层设置于衬底的缓冲层和应用层；其中，缓冲层被配置为多层In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料的In组分渐变生长结构，且缓冲层和应用层的材料晶格常数相同或相近。
[0004]可选地，缓冲层包括至少两层生长温度渐变或阶变的In组合物缓冲层。
[0005]可选地，外延芯片结构还包括设置于衬底与缓冲层之间的准备层。
[0006]可选地，准备层包括氮化铝、石墨烯、氧化镓、氧化铝、碳化硅或金刚石中的至少一种。
[0007]可选地，缓冲层为InGaN材料或InGaAlN材料或者InN材料中的一种，也即In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)，或者至少两种材料的混合，即所述的缓冲层为复合缓冲层。
[0008]可选地，外延芯片结构还包括被配置为至少一层In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料的基础层，基础层靠近应用层，并且基础层的生长温度高于缓冲层的生长温度。
[0009]可选地，缓冲层的生长温度为300℃
‑
600℃，基础层的生长温度为400℃
‑
1000℃。
[0010]可选地，缓冲层和/或基础层内In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分含量沿缓冲层至应用层的方向逐渐增大或减小。
[0011]可选地，缓冲层和/或基础层内In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分的摩尔百分比大于0％且小于等于100％。
[0012]可选地，缓冲层包括叠层设置的至少两个子缓冲层，不同的子缓冲层内In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分含量沿缓冲层至应用层的方向逐渐增大或减小。
[0013]可选地，基础层包括叠层设置的至少两个子基础层，不同的子基础层内In
x
Ga
y
Al
z
N
(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分含量沿缓冲层至应用层的方向逐渐增大或减小。
[0014]可选地，缓冲层的厚度为10nm
‑
100nm，基础层的厚度为1μm
‑
20μm，准备层的厚度为1nm
‑
100nm。
[0015]可选地，基础层为n型掺杂；或，缓冲层和基础层均为n型掺杂。
[0016]可选地，至少一层靠近应用层的子基础层掺杂有Si。
[0017]可选地，衬底靠近缓冲层一侧的表面设置有粗糙结构。
[0018]可选地，粗糙结构为有序台阶或多孔结构，该结构为电化学腐蚀或光刻形成。
[0019]可选地，多孔结构设置在衬底靠近缓冲层一侧的表面，并且占空比大于5％且小于80％。
[0020]可选地，准备层靠近缓冲层一侧的表面设置有多孔结构，并且占空比大于5％且小于80％；
[0021]和/或，缓冲层靠近基础层一侧的表面设置有多孔结构，并且占空比大于5％且小于80％；
[0022]和/或，基础层靠近应用层一侧的表面设置有多孔结构，并且占空比大于5％且小于80％。
[0023]可选地，准备层包括渐变n型掺杂的多层结构。
[0024]可选地，衬底包括硅、碳化硅、氮化铝、氮化镓、氧化镓、氧化铟、金刚石、锗或蓝宝石衬底中的至少一种。
[0025]可选地，缓冲层包括InN材料，基础层包括InGaN材料或InN材料，并且缓冲层、基础层以及应用层依次层叠。
[0026]可选地，缓冲层包括叠层设置的至少两个子缓冲层，并且子缓冲层的生长温度渐变或阶变；
[0027]基础层包括叠层设置的至少两个子基础层，并且子基础层的生长温度渐变或阶变。
[0028]可选地，准备层包括至少一层AlN材料。
[0029]可选地，不同的子缓冲层内的In含量沿缓冲层至应用层的方向逐渐增大或减小；
[0030]不同的子基础层内的In含量沿缓冲层至应用层的方向逐渐增大或减小。
[0031]可选地，缓冲层包括叠层设置的至少两个子缓冲层，并且子缓冲层的生长温度渐变或阶变，子缓冲层的In含量沿缓冲层至应用层的方向是阶变结构。
[0032]区别于现有技术，本申请通过在衬底上生长被配置为多层In组分渐变生长结构的缓冲层，以便在缓冲层上进一步生长高质量且与衬底晶格常数相匹配的应用层，以解决现有技术中使用蓝宝石衬底时，作为半导体器件的应用层与蓝宝石衬底的晶格失配过大，难以生长高In组分的应用层的问题。
[0033]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
[0034]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使
用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1是本申请外延芯片结构第一实施例的结构示意图；
[0036]图2是本申请外延芯片结构第二实施例的结构示意图；
[0037]图3是本申请外延芯片结构第三实施例的结构示意图；
[0038]图4是本申请外延芯片结构第四实施例的结构示意图。
具体实施方式
[0039]为使本领域的技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种外延芯片结构，其特征在于，所述外延芯片结构包括衬底以及依次叠层设置于所述衬底的缓冲层和应用层；其中，所述缓冲层被配置为多层In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料的In组分渐变生长结构，且所述缓冲层和所述应用层的材料晶格常数相同或相近。2.根据权利要求1所述的外延芯片结构，其特征在于，所述缓冲层包括至少两层生长温度渐变或阶变的In组合物缓冲层。3.根据权利要求1所述的外延芯片结构，其特征在于，所述外延芯片结构还包括设置于所述衬底与所述缓冲层之间的准备层。4.根据权利要求3所述的外延芯片结构，其特征在于，所述准备层包括氮化铝、石墨烯、氧化镓、氧化铝、碳化硅或金刚石中的至少一种。5.根据权利要求2所述的外延芯片结构，其特征在于，所述缓冲层为InGaN材料或InGaAlN材料或者InN材料中的一种，或者设置为至少两种材料的复合缓冲层。6.根据权利要求4所述的外延芯片结构，其特征在于，所述外延芯片结构还包括被配置为至少一层In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料的基础层，所述基础层靠近所述应用层，并且所述基础层的生长温度高于所述缓冲层的生长温度。7.根据权利要求6所述的外延芯片结构，其特征在于，所述缓冲层的生长温度为300℃
‑
600℃，所述基础层的生长温度为400℃
‑
1000℃。8.根据权利要求6所述的外延芯片结构，其特征在于，所述缓冲层和/或所述基础层内In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分含量沿所述缓冲层至所述应用层的方向逐渐增大或减小。9.根据权利要求6所述的外延芯片结构，其特征在于，所述缓冲层和/或所述基础层内In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分的摩尔百分比大于0％且小于等于100％。10.根据权利要求8所述的外延芯片结构，其特征在于，所述缓冲层包括叠层设置的至少两个子缓冲层，不同的所述子缓冲层内In
x
Ga
y
Al
z
N(0＜x≤100％；x+y+z＝1)化合物材料中的III族元素中的In组分含量沿所述缓冲层至所述应用层的方向逐渐增大或减小。11.根据权利要求8所述的外延芯片结构，其特征在于，所述基础层包括叠层设置的至少两个子基础层，不同的所述子基础层内In
x
Ga
y

【专利技术属性】
技术研发人员：闫春辉，何婧婷，杜彦浩，孙伟，杨安丽，聂大伟，钟增梁，
申请(专利权)人：广东中民工业技术创新研究院有限公司，
类型：发明
国别省市：