基于忆阻的多模式泛化和分化联想记忆神经网络电路制造技术

本发明专利技术提出了一种基于忆阻的多模式泛化和分化联想记忆神经网络电路，包括输入信号端N1

【技术实现步骤摘要】
基于忆阻的多模式泛化和分化联想记忆神经网络电路


[0001]本专利技术涉及神经网络电路的
，尤其涉及一种基于忆阻的多模式泛化和分化巴浦洛夫联想记忆神经网络电路。

技术介绍

[0002]忆阻是一类具有电阻记忆行为的非线性电路元件，被认为是除电阻、电容、电感以外的第四个基本电路元件。忆阻在非易失性存储、逻辑运算、人工神经网络、混沌保密通信等方面，呈现出了极有潜力的应用前景。忆阻的特性非常类似于生物神经中的突触，是模仿生物的学习和记忆等行为的重要模块。
[0003]生理学家巴浦洛夫通过对狗的唾液分泌实验发现了条件反射定律，包括习得律、消退律、泛化律和分化律，其中习得律和消退律对应联想记忆中的学习和遗忘的过程，两个神经元之间的学习和遗忘的过程已经被广泛的研究和应用。但多个神经元之间的习得律、消退律以及泛化律和分化律的研究相对比较少。

技术实现思路

[0004]针对现有的巴普洛夫联想记忆理论不能实现多个神经元之间的学习和遗忘的技术问题，本专利技术提出一种基于忆阻的多模式泛化和分化联想记忆神经网络电路，通过多个神经元之间的联想本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，包括输入信号端N1
‑
N7、突触神经元模块
Ⅰ‑
突触神经元模块
Ⅶ
、抑制模块
Ⅰ‑
抑制模块V和输出信号端，所述输入信号端N1与突触神经元模块Ⅰ相连接；输入信号端N1和输入信号端N2通过逻辑电路I与突触神经元模块Ⅱ相连接；输入信号端N1、输入信号端N2和突触神经元模块Ⅱ通过逻辑电路II均与抑制模块Ⅰ相连接，抑制模块Ⅰ和输入信号端N3相连接，抑制模块Ⅰ和输入信号端N3通过逻辑电路III均与突触神经元模块Ⅲ相连接；所述输入信号端N1和输入信号端N4均与抑制模块Ⅱ相连接，抑制模块Ⅱ和输入信号端N4通过逻辑电路IV均与突触神经元模块Ⅳ相连接；所述输入信号端N1、输入信号端N2和突触神经元模块Ⅱ均与抑制模块Ⅲ相连接，抑制模块Ⅲ和输入信号端N5通过逻辑电路V均与突触神经元模块
Ⅴ
相连接；所述输入信号端N1、输入信号端N2和突触神经元模块Ⅱ均与抑制模块Ⅳ相连接，抑制模块Ⅳ和输入信号端N6通过逻辑电路VI均与突触神经元模块
Ⅵ
相连接；输入信号端N1、输入信号端N2和突触神经元模块Ⅱ均与抑制模块
Ⅴ
相连接，抑制模块
Ⅴ
和输入信号端N7通过逻辑电路VII与突触神经元模块
Ⅶ
相连接；所述突触神经元模块
Ⅰ‑
突触神经元模块
Ⅶ
通过或门与输出信号端相连接。2.根据权利要求1所述的基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，所述突触神经元模块Ⅰ包括第一比例放大器，输入信号端N1与第一比例放大器相连接；第一比例放大器与绝对值模块ABS1相连接，绝对值模块ABS1的输出端为输出信号端OUT1，输出信号端OUT1与或门相连接；所述第一比例放大器包括电阻R1、运算放大器OP1和电阻R2，输出信号端OUT1与电阻R1相连接，电阻R1分别与电阻R2和运算放大器OP1的反相输入端相连接，电阻R2和运算放大器OP1的输出端，运算放大器OP1的正相输入端接地，运算放大器OP1的输出端与绝对值模块ABS1的输入端相连接。3.根据权利要求2所述的基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，所述逻辑电路I包括第一压控单元、第二压控单元、与门D1和电压求和单元SUM1，输入信号端N1和输入信号端N2均与与门D1相连接，与门D1的输出端与第一压控单元相连接，输入信号端N2与第二压控单元相连接，第一压控单元相连接和第二压控单元分别与电压求和单元SUM1的两个输入端相连接，电压求和单元SUM1的输出端与突触神经元模块Ⅱ相连接；所述第一压控单元包括压控开关S1，与门D1的输出端与压控开关S1的正相输入端相连接，压控开关S1的第一个触点分别与电压求和单元SUM1的第一输入端、电阻R3相连接，压控开关S1的第二触点与电源V1的正极相连接，电源V1的负极、电阻R3和压控开关S1的反相输入端均接地；所述第二压控单元包括压控开关S2，压控开关S2的正相输入端与输入信号端N2相连接，压控开关S2的第一个触点分别与电压求和单元SUM1的第二输入端相连接、电阻R4相连接，压控开关S2的第二触点与电源V2的正极相连接，电源V2的负极、电阻R4和压控开关S2的反相输入端均接地。4.根据权利要求1
‑
3中任意一项所述的基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，所述突触神经元模块Ⅱ包括依次连接的第二比例放大器、绝对值模块ABS2、第三比例放大器、第一比较器和第二比较器，第二比例放大器的输入端与逻辑电路I的电压求和单元SUM1相连接，第二比较器的输出端与或门相连接；所述第二比例放大器包括忆阻M1、运算放大器OP2和电阻R5，忆阻M1的正端与逻辑电路I的电压求和单元SUM1的输出端相连接，忆阻M1的负端分别与运算放大器OP2的反相输入端和电阻R5相连接，运算放大
器OP2的正相输入端接地，电阻R5和运算放大器OP2的输出端相连接，运算放大器OP2的输出端与绝对值模块ABS2的输入端相连接，绝对值模块ABS2的输出端与第三比例放大器相连接；所述第三比例放大器包括电阻R6、运算放大器OP3和电阻R7，绝对值模块ABS2的输出端与电阻R6相连接，电阻R6分别与电阻R7、运算放大器OP3的反相输入端相连接，电阻R7与运算放大器OP3的输出端相连接，运算放大器OP3的正相输入端接地，运算放大器OP3的输出端与第一比较器相连接；所述第二比较器包括运算放大器OP4，运算放大器OP4的反相输入端与运算放大器OP3的输出端相连接，运算放大器OP4的正相输入端与电源V3的正极相连接，电源V3的负极均接地，运算放大器OP4的输出端与第二比较器相连接；所述第二比较器包括NMOS管T1，NMOS管T1的栅极与运算放大器OP4的输出端相连接，NMOS管T1的漏极与电阻R8相连接，电阻R8与电源V4的正极相连接，NMOS管T1的源极与电阻R9相连接，电源V4的负极和电阻R9均接地，NMOS管T1的漏极为输出信号端OUTⅡ，输出信号端OUTⅡ与或门相连接。5.根据权利要求4所述的基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，所述逻辑电路II包括第三比较器、与门D2和非门D5，第三比较器的输入端与突触神经元模块Ⅱ的绝对值模块ABS2的输出端相连接，第三比较器的输出端和逻辑电路I的与门D1的输出端均与与门D2的输入端相连接，与门D2的输出端与非门D5的输入端相连接，非门D5的输出端与抑制模块I相连接；所述抑制模块I包括第四比较器、与门D6、第三压控单元和第四比例放大器，非门D5的输出端与第四比较器的输入端相连接，第四比较器的输出端和输入信号端N3均与与门D6的输入端相连接，与门D6的输出端与第三压控单元相连接，第三压控控单元与第四比例放大器相连接，第四比例放大器的输出端与逻辑电路III相连接；所述逻辑电路III包括第一加法器、第五比例放大器、第四压控单元、第五压控单元、非门D3和与门D4，输入信号端N3与非门D3的输入端相连接，非门D3的输出端和与门D2的输出端均与与门D4的输入端相连接，与门D4的输出端与第四压控单元相连接，输入信号端N3与第五压控单元相连接，第四压控单元和第五压控单元的输出端与第一加法器相连接，第一加法器与第五比例放大器相连接，第五比例放大器与突触神经元模块Ⅲ相连接；所述突触神经元模块Ⅲ包括依次连接的第六比例放大器、绝对值模块ABS3、第七比例放大器、第五比较器和第六比较器，第五比例放大器的输出端与第六比例放大器的输入端相连接，第六比较器的输出端为输出信号端OUTⅢ，输出信号端OUTⅢ与或门相连接。6.根据权利要求5所述的基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，所述抑制模块Ⅱ包括第七比较器、与门D4、第六压控单元和第八比例放大器，第七比较器与非门D9的输出端相连接，非门D9的输入端与输入端信号N1相连接，第七比较器的输出端和输入信号端N4与与门D4的输入端相连接，与门D4的输出端与第六压控单元的输入端相连接，第六压控单元的输出端与第八比例放大器的输入端相连接，第八比例放大器的输出端与逻辑电路IV相连接；所述逻辑电路IV包括第二加法器、第九比例放大器、第七压控单元、第八压控单元、非门D7和与门D8，输入信号端N4与非门D7的输入端相连接，非门D7的输出端和与门D2的输出端均与与门D8的输入端相连接，与门D8的输出端与第七压控单元相连接，输入信号端N4与第八压控单元相连接，第七压控单元和第八压控单元的输出端与第二加法器相连接，第二加法器与第九比例放大器相连接，第九比例放大器与突触神经元模块Ⅳ相连接；所述突触神经元模块Ⅳ包括依次连接的第十比例放大器、绝对值模块ABS4、第十一比例放大器、第九比较器和第十比较器，第九比例放大器的输出端与第十比例放大器
的输入端相连接，第十比较器的输出端为输出信号端OUTⅣ，输出信号端OUTⅣ与或门相连接。7.根据权利要求6所述的基于忆阻的多模式泛化和分化联想记忆神经网络电路，其特征在于，所述第三比较器包括运算放大器OP5，运算放大器OP5的反相输入端与绝对值模块ABS2的输出端相连接，运算放大器OP5的正相输入端通过电源V5接地，运算放大器OP5的输出端与与门D2D的一个输入端相连接；所述第四比较器包括NMOS管T2和PMOS管T3，非门D5的输出端与NMOS管T2的栅极相连接，NMOS管T2的漏极通过电阻R10与电源V11的正极相连接，NMOS管T2的源极与电源V12的正极相连接，电源V11、电源V12的负极均接地，NMOS管T2的漏极与PMOS管T3的栅极相连接，PMOS管T3的漏极通过电阻R11与电源V13的正极相连接，PMOS管T3的源极与电源V14的正极相连接，电源V13、电源V14的负极均接地；PMOS管T3的漏极与与门D6的一个输入端相连接；所述第三压控单元包括压控开关S5，与门D6的输出端与压控开关S5的正相输入端相连接，压控开关S5的第一个触点分别与第四比例放大器、电阻R52相连接，压控开关S5的第二触点与电源V15的正极相连接，电源V15的负极、电阻R52和压控开关S5的反相输入端均接地；所述第四比例放大器包括忆阻M3、运算放大器OP9和电阻R12，忆阻M3的正端与压控开关S5的第一个触点相连接，忆阻M3的负端分别与运算放大器OP9的反相输入端和电阻R12相连接，运算放大器OP9的正相输入端接地，电阻R12和运算放大器OP9的输出端相连接，运算放大器OP9的输出端与第一加法器相连接；所述第一加法器包括电阻R13、电阻R14、电阻R15和运算放大器OP10，电阻R13与运算放大器OP9的输出端相连接，电阻R14分别与第四压控单元、第五压控单元相连接，电阻R13、电阻R14、电阻R15均与运算放大器OP10的正相输入端相连接，电阻R15与运算放大器OP10的输出端相连接，运算放大器OP10的反相输入端接地，运算放大器OP10的输出端与第五比例放大器相连接；所述第五比例放大器包括电阻R16、运算放大器OP11和电阻R17，运算放大器OP10的输出端与电阻R16相连接，电阻R16分别与电阻R17、运算放大器OP11的反相输入端相连接，电阻R17与运算放大器OP11的输出端相连接，运算放大器OP11的正相输入端接地，运算放大器OP11的输出端与突触神经元模块Ⅲ的第六比例放大器相连接；所述第四压控单元包括压控开关S3，与门D4的输出端与压控开关S3的正相输入端相连接，压控开关S3的第一个触点与电阻R14相连接，压控开关S3的第二触点与电源V9的正极相连接，电源V9的负极和压控开关S3的反相输入端均接地；所述第五压控单元包括压控开关S4，输入信号端N3与压控开关S4的正相输入端相连接，压控开关S4的第一个触点与电阻R14相连接，压控开关S4的第二触点与电源V10的正极相连接，电源V10的负极和压控开关S4的反相输入端均接地；所述第六比例放大器包括忆阻M2、运算放大器OP12和电阻R18，忆阻M2的正端与运算放大器OP11的输出端相连接，忆阻M2的负端分别与运算放大器OP12的反相输入端和电阻R18相连接，运算放大器OP12的正相输入端接地，电阻R18和运算放大器OP12的输出端相连接，运算放大器OP12的输出端与绝对值模块ABS3相连接；所述第七比例放大器包括电阻R19、运算放大器OP13和电阻R20，绝对值模块ABS3的输
出端与电阻R19相连接，电阻R19分别与电阻R20、运算放大器OP13的反相输入端相连接，电阻R20与运算放大器OP13的输出端相连接，运算放大器OP13的正相输入端接地，运算放大器OP13的输出端与第五比较器相连接；所述第五比较器包括运算放大器OP14，运算放大器OP13的输出端与运算放大器OP14的反相输入端相连接，运算放大器OP14的正相输入端通过电源V6接地，运算放大器OP14的输出端与第六比较器相连接；所述第六比较器包括NMOS管T4，NMOS管T4的栅极与运算放大器OP14的输出端相连接，NMOS管T4的漏极与电阻R21相连接，电阻R21与电源V17的正极相连接，NMOS管T4的源极与电阻R22相连接，电源V17的负极和电阻R22均接地，NMOS管T4的漏极为输出信号端OUTⅢ，输出信号端OUTⅢ与或门相连接；所述第七比较器包括NMOS管T5和PMOS管T6，非门D9的输出端与NMOS管T5的栅极相连接，NMOS管T5的漏极通过电阻R23与电源V20的正极相连接，NMOS管T5的源极与电源V21的正极相连接，电源V20、电源V21的负极均接地，NMOS管T5的漏极与PMOS管T6的栅极相连接，PMOS管T6的漏极通过电阻R24与电源V22的正极相连接，PMOS管T6的源极与电源V23的正极相连接，电源V22、电源V23的负极均接地；PMOS管T6的漏极与与门D4的一个输入端相连接；所述第六压控单元包括压控开关S8，与门D16的输出端与压控开关S8的正相输入端相连接，压控开关S8的第一个触点分别与第八比例放大器、电阻R25相连接，压控开关S8的第二触点与电源V24的正极相连接，电源V24的负极、电阻R25和压控开关S8的反相输入端均接地；所述第八比例放大器包括忆阻M5、运算放大器OP15和电阻R26，忆阻M5的正端与压控开关S8的第一个触点相连接，忆阻M5的负端分别与运算放大器OP15的反相输入端和电阻R26相连接，运算放大器O...

【专利技术属性】
技术研发人员：孙军伟，雷霆，王洋洋，杨建领，燕奕霖，马永幸，余培照，王英聪，黄春，王延峰，凌丹，王妍，刘娜，方洁，
申请(专利权)人：郑州轻工业大学，
类型：发明
国别省市：